git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_R5_UltraScale_MPSoC/RTOSDemo_R5_bsp/psu_cortexr5_0/libsrc/standalone_v5_4/src/asm_vectors.S

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2014 - 2015 Xilinx, Inc. All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 * @file asm_vectors.s
  35 *
  36 * This file contains the initial vector table for the Cortex R5 processor
  37 *
  38 * <pre>
  39 * MODIFICATION HISTORY:
  40 *
  41 * Ver   Who     Date     Changes
  42 * ----- ------- -------- ---------------------------------------------------
  43 * 5.00  pkp     02/10/14 Initial version
  44 * </pre>
  45 *
  46 * @note
  47 *
  48 * None.
  49 *
  50 ******************************************************************************/
  51 .org 0
  52 .text
  53
  54 .globl _boot
  55 .globl _vector_table
  56
  57 .globl FIQInterrupt
  58 .globl IRQInterrupt
  59 .globl SWInterrupt
  60 .globl DataAbortInterrupt
  61 .globl PrefetchAbortInterrupt
  62
  63 .globl IRQHandler
  64 .globl prof_pc
  65
  66 .section .vectors, "a"
  67 _vector_table:
  68         ldr     pc,=_boot
  69         ldr     pc,=Undefined
  70         ldr     pc,=SVCHandler
  71         ldr     pc,=PrefetchAbortHandler
  72         ldr     pc,=DataAbortHandler
  73         NOP     /* Placeholder for address exception vector*/
  74         ldr     pc,=IRQHandler
  75         ldr     pc,=FIQHandler
  76
  77 .text
  78 IRQHandler:                                     /* IRQ vector handler */
  79         stmdb   sp!,{r0-r3,r12,lr}              /* state save from compiled code*/
  80         bl      IRQInterrupt                    /* IRQ vector */
  81         ldmia   sp!,{r0-r3,r12,lr}              /* state restore from compiled code */
  82         subs    pc, lr, #4                      /* adjust return */
  83
  84 FIQHandler:                                     /* FIQ vector handler */
  85         stmdb   sp!,{r0-r3,r12,lr}              /* state save from compiled code */
  86 FIQLoop:
  87         bl      FIQInterrupt                    /* FIQ vector */
  88         ldmia   sp!,{r0-r3,r12,lr}              /* state restore from compiled code */
  89         subs    pc, lr, #4                      /* adjust return */
  90
  91 Undefined:                                      /* Undefined handler */
  92         stmdb   sp!,{r0-r3,r12,lr}              /* state save from compiled code */
  93         ldmia   sp!,{r0-r3,r12,lr}              /* state restore from compiled code */
  94         b       _prestart
  95         movs    pc, lr
  96
  97 SVCHandler:                                     /* SWI handler */
  98         stmdb   sp!,{r0-r3,r12,lr}              /* state save from compiled code */
  99         tst     r0, #0x20                       /* check the T bit */
 100         ldrneh  r0, [lr,#-2]                    /* Thumb mode */
 101         bicne   r0, r0, #0xff00                 /* Thumb mode */
 102         ldreq   r0, [lr,#-4]                    /* ARM mode */
 103         biceq   r0, r0, #0xff000000             /* ARM mode */
 104         bl      SWInterrupt                     /* SWInterrupt: call C function here */
 105         ldmia   sp!,{r0-r3,r12,lr}              /* state restore from compiled code */
 106         movs    pc, lr                          /* adjust return */
 107
 108 DataAbortHandler:                               /* Data Abort handler */
 109         stmdb   sp!,{r0-r3,r12,lr}              /* state save from compiled code */
 110         bl      DataAbortInterrupt              /*DataAbortInterrupt :call C function here */
 111         ldmia   sp!,{r0-r3,r12,lr}              /* state restore from compiled code */
 112         subs    pc, lr, #8                      /* adjust return */
 113
 114 PrefetchAbortHandler:                           /* Prefetch Abort handler */
 115         stmdb   sp!,{r0-r3,r12,lr}              /* state save from compiled code */
 116         bl      PrefetchAbortInterrupt          /* PrefetchAbortInterrupt: call C function here */
 117         ldmia   sp!,{r0-r3,r12,lr}              /* state restore from compiled code */
 118         subs    pc, lr, #4                      /* adjust return */
 119
 120
 121 .end