git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_R5_UltraScale_MPSoC/RTOSDemo_R5_bsp/psu_cortexr5_0/libsrc/standalone_v5_4/src/xil_cache.h

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2014 - 2015 Xilinx, Inc. All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xil_cache.h
  36 *
  37 * Contains required functions for the ARM cache functionality
  38 *
  39 * <pre>
  40 * MODIFICATION HISTORY:
  41 *
  42 * Ver   Who  Date     Changes
  43 * ----- ---- -------- -----------------------------------------------
  44 * 5.00  pkp  02/20/14 First release
  45 * </pre>
  46 *
  47 ******************************************************************************/
  48 #ifndef XIL_CACHE_H
  49 #define XIL_CACHE_H
  50
  51 #include "xil_types.h"
  52
  53 #ifdef __cplusplus
  54 extern "C" {
  55 #endif
  56
  57 #define asm_inval_dc_line_mva_poc(param) __asm__ __volatile__("mcr " \
  58                 XREG_CP15_INVAL_DC_LINE_MVA_POC :: "r" (param))
  59
  60 #define asm_clean_inval_dc_line_sw(param) __asm__ __volatile__("mcr " \
  61                 XREG_CP15_CLEAN_INVAL_DC_LINE_SW :: "r" (param))
  62
  63 #define asm_clean_inval_dc_line_mva_poc(param) __asm__ __volatile__("mcr " \
  64                 XREG_CP15_CLEAN_INVAL_DC_LINE_MVA_POC :: "r" (param))
  65
  66 #define asm_inval_ic_line_mva_pou(param) __asm__ __volatile__("mcr " \
  67                 XREG_CP15_INVAL_IC_LINE_MVA_POU :: "r" (param))
  68
  69 void Xil_DCacheEnable(void);
  70 void Xil_DCacheDisable(void);
  71 void Xil_DCacheInvalidate(void);
  72 void Xil_DCacheInvalidateRange(INTPTR adr, u32 len);
  73 void Xil_DCacheFlush(void);
  74 void Xil_DCacheFlushRange(INTPTR adr, u32 len);
  75 void Xil_DCacheInvalidateLine(INTPTR adr);
  76 void Xil_DCacheFlushLine(INTPTR adr);
  77 void Xil_DCacheStoreLine(INTPTR adr);
  78
  79 void Xil_ICacheEnable(void);
  80 void Xil_ICacheDisable(void);
  81 void Xil_ICacheInvalidate(void);
  82 void Xil_ICacheInvalidateRange(INTPTR adr, u32 len);
  83 void Xil_ICacheInvalidateLine(INTPTR adr);
  84
  85 #ifdef __cplusplus
  86 }
  87 #endif
  88
  89 #endif