git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_STM32F107_GCC_Rowley/webserver/emac.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /* FreeRTOS includes. */\r
  97 #include "FreeRTOS.h"\r
  98 #include "semphr.h"\r
  99 #include "task.h"\r
 100 #include "emac.h"\r
 101 \r
 102 /* Library includes. */\r
 103 #include "stm32fxxx_eth.h"\r
 104 #include "stm32f10x_gpio.h"\r
 105 #include "stm32f10x_rcc.h"\r
 106 #include "stm32f10x_nvic.h"\r
 107 \r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 /* Hardware specifics. */\r
 111 #define uipRCC_MAC_CLOCK                        ( 1UL << 14UL )\r
 112 #define uipRCC_MAC_TX_CLOCK                     ( 1UL << 15UL )\r
 113 #define uipRCC_MAC_RX_CLOCK                     ( 1UL << 16UL )\r
 114 #define uipPHY_ADDRESS                          ( 1 )\r
 115 #define uipENET_IRQ_NUM                         ( 61 )\r
 116 #define uipMODE_MII                                     ( 1UL << 23UL )\r
 117 #define uipREMAP_MAC_IO                         ( 1UL << 21UL )\r
 118 \r
 119 /* The number of descriptors to chain together for use by the Rx DMA. */\r
 120 #define uipNUM_RX_DESCRIPTORS           4\r
 121 \r
 122 /* The total number of buffers to be available.  At most (?) there should be\r
 123 one available for each Rx descriptor, one for current use, and one that is\r
 124 in the process of being transmitted. */\r
 125 #define uipNUM_BUFFERS                          ( uipNUM_RX_DESCRIPTORS + 2 )\r
 126 \r
 127 /* Each buffer is sized to fit an entire Ethernet packet.  This is for\r
 128 simplicity and speed, but could waste RAM. */\r
 129 #define uipMAX_PACKET_SIZE                      1520\r
 130 \r
 131 /* The field in the descriptor that is unused by this configuration is used to\r
 132 hold the send count.  This is just #defined to a meaningful name. */\r
 133 #define SendCount Buffer2NextDescAddr\r
 134 \r
 135 /* If no buffers are available, then wait this long before looking again.... */\r
 136 #define uipBUFFER_WAIT_DELAY    ( 3 / portTICK_PERIOD_MS )\r
 137 \r
 138 /* ...and don't look more than this many times. */\r
 139 #define uipBUFFER_WAIT_ATTEMPTS ( 30 )\r
 140 \r
 141 /* Let the DMA know that a new descriptor has been made available to it. */\r
 142 #define prvRxDescriptorAvailable()              ETH_DMA->DMARPDR = 0\r
 143 \r
 144 /*-----------------------------------------------------------*/\r
 145 \r
 146 /*\r
 147  * Configure the IO for Ethernet use.\r
 148  */\r
 149 static void prvSetupEthGPIO( void );\r
 150 \r
 151 /*\r
 152  * Return a pointer to an unused buffer, marking the returned buffer as now\r
 153  * in use.\r
 154  */\r
 155 static unsigned char *prvGetNextBuffer( void );\r
 156 \r
 157 /*-----------------------------------------------------------*/\r
 158 \r
 159 /* Allocate the Rx descriptors used by the DMA. */\r
 160 static ETH_DMADESCTypeDef  xRxDescriptors[ uipNUM_RX_DESCRIPTORS ] __attribute__((aligned(4)));\r
 161 \r
 162 /* Allocate the descriptor used for transmitting.  It might be that better\r
 163 performance could be achieved by having more than one Tx descriptor, but\r
 164 in this simple case only one is used. */\r
 165 static volatile ETH_DMADESCTypeDef  xTxDescriptor __attribute__((aligned(4)));\r
 166 \r
 167 /* Buffers used for receiving and transmitting data. */\r
 168 static unsigned char ucMACBuffers[ uipNUM_BUFFERS ][ uipMAX_PACKET_SIZE ] __attribute__((aligned(4)));\r
 169 \r
 170 /* Each ucBufferInUse index corresponds to a position in the same index in the\r
 171 ucMACBuffers array.  If the index contains a 1 then the buffer within\r
 172 ucMACBuffers is in use, if it contains a 0 then the buffer is free. */\r
 173 static unsigned char ucBufferInUse[ uipNUM_BUFFERS ] = { 0 };\r
 174 \r
 175 /* Index to the Rx descriptor to inspect next when looking for a received\r
 176 packet. */\r
 177 static unsigned long ulNextDescriptor;\r
 178 \r
 179 /* The uip_buffer is not a fixed array, but instead gets pointed to the buffers\r
 180 allocated within this file. */\r
 181 extern unsigned char * uip_buf;\r
 182 \r
 183 /*-----------------------------------------------------------*/\r
 184 \r
 185 portBASE_TYPE xEthInitialise( void )\r
 186 {\r
 187 static ETH_InitTypeDef xEthInit; /* Static so as not to take up too much stack space. */\r
 188 NVIC_InitTypeDef xNVICInit;\r
 189 const unsigned char ucMACAddress[] = { configMAC_ADDR0, configMAC_ADDR1, configMAC_ADDR2, configMAC_ADDR3, configMAC_ADDR4, configMAC_ADDR5 };\r
 190 portBASE_TYPE xReturn;\r
 191 unsigned long ul;\r
 192 \r
 193         /* Start with things in a safe known state. */\r
 194         ETH_DeInit();\r
 195         for( ul = 0; ul < uipNUM_RX_DESCRIPTORS; ul++ )\r
 196         {\r
 197                 ETH_DMARxDescReceiveITConfig( &( xRxDescriptors[ ul ] ), DISABLE );\r
 198         }\r
 199 \r
 200         /* Route clock to the peripheral. */\r
 201     RCC->AHBENR |= ( uipRCC_MAC_CLOCK | uipRCC_MAC_TX_CLOCK | uipRCC_MAC_RX_CLOCK );\r
 202 \r
 203         /* Set the MAC address. */\r
 204         ETH_MACAddressConfig( ETH_MAC_Address0, ( unsigned char * ) ucMACAddress );\r
 205 \r
 206         /* Use MII mode. */\r
 207     AFIO->MAPR &= ~( uipMODE_MII );\r
 208 \r
 209         /* Configure all the GPIO as required for MAC/PHY interfacing. */\r
 210         prvSetupEthGPIO();\r
 211 \r
 212         /* Reset the peripheral. */\r
 213         ETH_SoftwareReset();\r
 214         while( ETH_GetSoftwareResetStatus() == SET );\r
 215 \r
 216         /* Initialise using the whopping big structure.  Code space could be saved\r
 217         by making this a const struct, however that would mean changes to the\r
 218         structure within the library header files could break the code, so for now\r
 219         just set everything manually at run time. */\r
 220         xEthInit.ETH_AutoNegotiation = ETH_AutoNegotiation_Enable;\r
 221         xEthInit.ETH_Watchdog = ETH_Watchdog_Disable;\r
 222         xEthInit.ETH_Jabber = ETH_Jabber_Disable;\r
 223         xEthInit.ETH_JumboFrame = ETH_JumboFrame_Disable;\r
 224         xEthInit.ETH_InterFrameGap = ETH_InterFrameGap_96Bit;\r
 225         xEthInit.ETH_CarrierSense = ETH_CarrierSense_Enable;\r
 226         xEthInit.ETH_Speed = ETH_Speed_10M;\r
 227         xEthInit.ETH_ReceiveOwn = ETH_ReceiveOwn_Disable;\r
 228         xEthInit.ETH_LoopbackMode = ETH_LoopbackMode_Disable;\r
 229         xEthInit.ETH_Mode = ETH_Mode_HalfDuplex;\r
 230         xEthInit.ETH_ChecksumOffload = ETH_ChecksumOffload_Disable;\r
 231         xEthInit.ETH_RetryTransmission = ETH_RetryTransmission_Disable;\r
 232         xEthInit.ETH_AutomaticPadCRCStrip = ETH_AutomaticPadCRCStrip_Disable;\r
 233         xEthInit.ETH_BackOffLimit = ETH_BackOffLimit_10;\r
 234         xEthInit.ETH_DeferralCheck = ETH_DeferralCheck_Disable;\r
 235         xEthInit.ETH_ReceiveAll = ETH_ReceiveAll_Enable;\r
 236         xEthInit.ETH_SourceAddrFilter = ETH_SourceAddrFilter_Disable;\r
 237         xEthInit.ETH_PassControlFrames = ETH_PassControlFrames_ForwardPassedAddrFilter;\r
 238         xEthInit.ETH_BroadcastFramesReception = ETH_BroadcastFramesReception_Disable;\r
 239         xEthInit.ETH_DestinationAddrFilter = ETH_DestinationAddrFilter_Normal;\r
 240         xEthInit.ETH_PromiscuousMode = ETH_PromiscuousMode_Disable;\r
 241         xEthInit.ETH_MulticastFramesFilter = ETH_MulticastFramesFilter_Perfect;\r
 242         xEthInit.ETH_UnicastFramesFilter = ETH_UnicastFramesFilter_Perfect;\r
 243         xEthInit.ETH_HashTableHigh = 0x0;\r
 244         xEthInit.ETH_HashTableLow = 0x0;\r
 245         xEthInit.ETH_PauseTime = 0x0;\r
 246         xEthInit.ETH_ZeroQuantaPause = ETH_ZeroQuantaPause_Disable;\r
 247         xEthInit.ETH_PauseLowThreshold = ETH_PauseLowThreshold_Minus4;\r
 248         xEthInit.ETH_UnicastPauseFrameDetect = ETH_UnicastPauseFrameDetect_Disable;\r
 249         xEthInit.ETH_ReceiveFlowControl = ETH_ReceiveFlowControl_Disable;\r
 250         xEthInit.ETH_TransmitFlowControl = ETH_TransmitFlowControl_Disable;\r
 251         xEthInit.ETH_VLANTagComparison = ETH_VLANTagComparison_16Bit;\r
 252         xEthInit.ETH_VLANTagIdentifier = 0x0;\r
 253         xEthInit.ETH_DropTCPIPChecksumErrorFrame = ETH_DropTCPIPChecksumErrorFrame_Disable;\r
 254         xEthInit.ETH_ReceiveStoreForward = ETH_ReceiveStoreForward_Enable;\r
 255         xEthInit.ETH_FlushReceivedFrame = ETH_FlushReceivedFrame_Disable;\r
 256         xEthInit.ETH_TransmitStoreForward = ETH_TransmitStoreForward_Enable;\r
 257         xEthInit.ETH_TransmitThresholdControl = ETH_TransmitThresholdControl_64Bytes;\r
 258         xEthInit.ETH_ForwardErrorFrames = ETH_ForwardErrorFrames_Disable;\r
 259         xEthInit.ETH_ForwardUndersizedGoodFrames = ETH_ForwardUndersizedGoodFrames_Disable;\r
 260         xEthInit.ETH_ReceiveThresholdControl = ETH_ReceiveThresholdControl_64Bytes;\r
 261         xEthInit.ETH_SecondFrameOperate = ETH_SecondFrameOperate_Disable;\r
 262         xEthInit.ETH_AddressAlignedBeats = ETH_AddressAlignedBeats_Enable;\r
 263         xEthInit.ETH_FixedBurst = ETH_FixedBurst_Disable;\r
 264         xEthInit.ETH_RxDMABurstLength = ETH_RxDMABurstLength_1Beat;\r
 265         xEthInit.ETH_TxDMABurstLength = ETH_TxDMABurstLength_1Beat;\r
 266         xEthInit.ETH_DescriptorSkipLength = 0x0;\r
 267         xEthInit.ETH_DMAArbitration = ETH_DMAArbitration_RoundRobin_RxTx_1_1;\r
 268 \r
 269         xReturn = ETH_Init( &xEthInit, uipPHY_ADDRESS );\r
 270 \r
 271         /* Check a link was established. */\r
 272         if( xReturn != pdFAIL )\r
 273         {\r
 274                 /* Rx and Tx interrupts are used. */\r
 275                 ETH_DMAITConfig( ETH_DMA_IT_NIS | ETH_DMA_IT_R | ETH_DMA_IT_T, ENABLE );\r
 276 \r
 277                 /* Only a single Tx descriptor is used.  For now it is set to use an Rx\r
 278                 buffer, but will get updated to point to where ever uip_buf is\r
 279                 pointing prior to its use. */\r
 280                 ETH_DMATxDescChainInit( ( void * ) &xTxDescriptor, ( void * ) ucMACBuffers, 1 );\r
 281                 ETH_DMARxDescChainInit( xRxDescriptors, ( void * ) ucMACBuffers, uipNUM_RX_DESCRIPTORS );\r
 282                 for( ul = 0; ul < uipNUM_RX_DESCRIPTORS; ul++ )\r
 283                 {\r
 284                         /* Ensure received data generates an interrupt. */\r
 285                         ETH_DMARxDescReceiveITConfig( &( xRxDescriptors[ ul ] ), ENABLE );\r
 286 \r
 287                         /* Fix up the addresses used by the descriptors.\r
 288                         The way ETH_DMARxDescChainInit() is not compatible with the buffer\r
 289                         declarations in this file. */\r
 290                         xRxDescriptors[ ul ].Buffer1Addr = ( unsigned long ) &( ucMACBuffers[ ul ][ 0 ] );\r
 291 \r
 292                         /* Mark the buffer used by this descriptor as in use. */\r
 293             ucBufferInUse[ ul ] = pdTRUE;\r
 294                 }\r
 295 \r
 296                 /* When receiving data, start at the first descriptor. */\r
 297                 ulNextDescriptor = 0;\r
 298 \r
 299                 /* Initialise uip_buf to ensure it points somewhere valid. */\r
 300                 uip_buf = prvGetNextBuffer();\r
 301 \r
 302                 /* SendCount must be initialised to 2 to ensure the Tx descriptor looks\r
 303                 as if its available (as if it has already been sent twice. */\r
 304         xTxDescriptor.SendCount = 2;\r
 305 \r
 306                 /* Switch on the interrupts in the NVIC. */\r
 307                 xNVICInit.NVIC_IRQChannel = uipENET_IRQ_NUM;\r
 308                 xNVICInit.NVIC_IRQChannelPreemptionPriority = configLIBRARY_KERNEL_INTERRUPT_PRIORITY;\r
 309                 xNVICInit.NVIC_IRQChannelSubPriority = 0;\r
 310                 xNVICInit.NVIC_IRQChannelCmd = ENABLE;\r
 311                 NVIC_Init( &xNVICInit );\r
 312 \r
 313                 /* Buffers and descriptors are all set up, now enable the MAC. */\r
 314                 ETH_Start();\r
 315 \r
 316                 /* Let the DMA know there are Rx descriptors available. */\r
 317                 prvRxDescriptorAvailable();\r
 318         }\r
 319 \r
 320         return xReturn;\r
 321 }\r
 322 /*-----------------------------------------------------------*/\r
 323 \r
 324 static unsigned char *prvGetNextBuffer( void )\r
 325 {\r
 326 portBASE_TYPE x;\r
 327 unsigned char *ucReturn = NULL;\r
 328 unsigned long ulAttempts = 0;\r
 329 \r
 330         while( ucReturn == NULL )\r
 331         {\r
 332                 /* Look through the buffers to find one that is not in use by\r
 333                 anything else. */\r
 334                 for( x = 0; x < uipNUM_BUFFERS; x++ )\r
 335                 {\r
 336                         if( ucBufferInUse[ x ] == pdFALSE )\r
 337                         {\r
 338                                 ucBufferInUse[ x ] = pdTRUE;\r
 339                                 ucReturn = &( ucMACBuffers[ x ][ 0 ] );\r
 340                                 break;\r
 341                         }\r
 342                 }\r
 343 \r
 344                 /* Was a buffer found? */\r
 345                 if( ucReturn == NULL )\r
 346                 {\r
 347                         ulAttempts++;\r
 348 \r
 349                         if( ulAttempts >= uipBUFFER_WAIT_ATTEMPTS )\r
 350                         {\r
 351                                 break;\r
 352                         }\r
 353 \r
 354                         /* Wait then look again. */\r
 355                         vTaskDelay( uipBUFFER_WAIT_DELAY );\r
 356                 }\r
 357         }\r
 358 \r
 359         return ucReturn;\r
 360 }\r
 361 /*-----------------------------------------------------------*/\r
 362 \r
 363 unsigned short usGetMACRxData( void )\r
 364 {\r
 365 unsigned short usReturn;\r
 366 \r
 367         if( ( xRxDescriptors[ ulNextDescriptor ].Status & ETH_DMARxDesc_ES ) != 0 )\r
 368         {\r
 369                 /* Error in Rx.  Discard the frame and give it back to the DMA. */\r
 370                 xRxDescriptors[ ulNextDescriptor ].Status = ETH_DMARxDesc_OWN;\r
 371                 prvRxDescriptorAvailable();\r
 372 \r
 373                 /* No data to return. */\r
 374                 usReturn = 0UL;\r
 375 \r
 376                 /* Start from the next descriptor the next time this function is called. */\r
 377                 ulNextDescriptor++;\r
 378                 if( ulNextDescriptor >= uipNUM_RX_DESCRIPTORS )\r
 379                 {\r
 380                         ulNextDescriptor = 0UL;\r
 381                 }\r
 382         }\r
 383         else if( ( xRxDescriptors[ ulNextDescriptor ].Status & ETH_DMARxDesc_OWN ) == 0 )\r
 384         {\r
 385                 /* Mark the current buffer as free as uip_buf is going to be set to\r
 386                 the buffer that contains the received data. */\r
 387                 vReturnBuffer( uip_buf );\r
 388 \r
 389                 /* Get the received data length from the top 2 bytes of the Status\r
 390                 word and the data itself. */\r
 391                 usReturn = ( unsigned short ) ( ( xRxDescriptors[ ulNextDescriptor ].Status & ETH_DMARxDesc_FL ) >> 16UL );\r
 392                 uip_buf = ( unsigned char * ) ( xRxDescriptors[ ulNextDescriptor ].Buffer1Addr );\r
 393 \r
 394                 /* Allocate a new buffer to the descriptor. */\r
 395                 xRxDescriptors[ ulNextDescriptor ].Buffer1Addr = ( unsigned long ) prvGetNextBuffer();\r
 396 \r
 397                 /* Give the descriptor back to the DMA. */\r
 398                 xRxDescriptors[ ulNextDescriptor ].Status = ETH_DMARxDesc_OWN;\r
 399                 prvRxDescriptorAvailable();\r
 400 \r
 401                 /* Start from the next descriptor the next time this function is called. */\r
 402                 ulNextDescriptor++;\r
 403                 if( ulNextDescriptor >= uipNUM_RX_DESCRIPTORS )\r
 404                 {\r
 405                         ulNextDescriptor = 0UL;\r
 406                 }\r
 407         }\r
 408         else\r
 409         {\r
 410                 /* No received data at all. */\r
 411                 usReturn = 0UL;\r
 412         }\r
 413 \r
 414         return usReturn;\r
 415 }\r
 416 /*-----------------------------------------------------------*/\r
 417 \r
 418 void vSendMACData( unsigned short usDataLen )\r
 419 {\r
 420 unsigned long ulAttempts = 0UL;\r
 421 \r
 422         /* Check to see if the Tx descriptor is free.  The check against <2 is to\r
 423         ensure the buffer has been sent twice and in so doing preventing a race\r
 424         condition with the DMA on the ETH_DMATxDesc_OWN bit. */\r
 425         while( ( xTxDescriptor.SendCount < 2 ) && ( xTxDescriptor.Status & ETH_DMATxDesc_OWN ) == ETH_DMATxDesc_OWN )\r
 426         {\r
 427                 /* Wait for the Tx descriptor to become available. */\r
 428                 vTaskDelay( uipBUFFER_WAIT_DELAY );\r
 429 \r
 430                 ulAttempts++;\r
 431                 if( ulAttempts > uipBUFFER_WAIT_ATTEMPTS )\r
 432                 {\r
 433                         /* Something has gone wrong as the Tx descriptor is still in use.\r
 434                         Clear it down manually, the data it was sending will probably be\r
 435                         lost. */\r
 436                         xTxDescriptor.Status &= ~ETH_DMATxDesc_OWN;\r
 437                         vReturnBuffer( ( unsigned char * ) xTxDescriptor.Buffer1Addr );\r
 438                         break;\r
 439                 }\r
 440         }\r
 441 \r
 442         /* Setup the Tx descriptor for transmission. */\r
 443         xTxDescriptor.SendCount = 0;\r
 444         xTxDescriptor.Buffer1Addr = ( unsigned long ) uip_buf;\r
 445         xTxDescriptor.ControlBufferSize = ( unsigned long ) usDataLen;\r
 446         xTxDescriptor.Status = ETH_DMATxDesc_OWN | ETH_DMATxDesc_LS | ETH_DMATxDesc_FS | ETH_DMATxDesc_TER | ETH_DMATxDesc_TCH | ETH_DMATxDesc_IC;\r
 447         ETH_DMA->DMASR = ETH_DMASR_TBUS;\r
 448         ETH_DMA->DMATPDR = 0;\r
 449 \r
 450         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer. */\r
 451         uip_buf = prvGetNextBuffer();\r
 452 }\r
 453 /*-----------------------------------------------------------*/\r
 454 \r
 455 static void prvSetupEthGPIO( void )\r
 456 {\r
 457 GPIO_InitTypeDef xEthInit;\r
 458 \r
 459         /* Remap MAC IO. */\r
 460         AFIO->MAPR |=  ( uipREMAP_MAC_IO );\r
 461 \r
 462         /* Set PA2, PA8, PB5, PB8, PB11, PB12, PB13, PC1 and PC2 for Ethernet\r
 463         interfacing. */\r
 464         xEthInit.GPIO_Pin = GPIO_Pin_2;/* | GPIO_Pin_8; This should be set when the 25MHz is generated by MCO. */\r
 465         xEthInit.GPIO_Speed = GPIO_Speed_50MHz;\r
 466         xEthInit.GPIO_Mode = GPIO_Mode_AF_PP;\r
 467         GPIO_Init( GPIOA, &xEthInit );\r
 468 \r
 469         xEthInit.GPIO_Pin = GPIO_Pin_5 | GPIO_Pin_8 | GPIO_Pin_11 | GPIO_Pin_12 | GPIO_Pin_13; /*5*/\r
 470         GPIO_Init( GPIOB, &xEthInit );\r
 471 \r
 472         xEthInit.GPIO_Pin = GPIO_Pin_1 | GPIO_Pin_2;\r
 473         GPIO_Init( GPIOC, &xEthInit );\r
 474 \r
 475 \r
 476         /* Configure PA0, PA1, PA3, PB10, PC3, PD8, PD9, PD10, PD11 and PD12 as\r
 477         inputs. */\r
 478         xEthInit.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_3;\r
 479         xEthInit.GPIO_Mode = GPIO_Mode_IN_FLOATING;\r
 480         GPIO_Init( GPIOA, &xEthInit );\r
 481 \r
 482         xEthInit.GPIO_Pin = GPIO_Pin_10;\r
 483         GPIO_Init( GPIOB, &xEthInit );\r
 484 \r
 485         xEthInit.GPIO_Pin = GPIO_Pin_3;\r
 486         GPIO_Init( GPIOC, &xEthInit );\r
 487 \r
 488         xEthInit.GPIO_Pin = GPIO_Pin_8 | GPIO_Pin_9 | GPIO_Pin_10 | GPIO_Pin_11 | GPIO_Pin_12;\r
 489         GPIO_Init( GPIOD, &xEthInit );\r
 490 }\r
 491 /*-----------------------------------------------------------*/\r
 492 \r
 493 void vReturnBuffer( unsigned char *pucBuffer )\r
 494 {\r
 495 unsigned long ul;\r
 496 \r
 497         /* Mark a buffer as free for use. */\r
 498         for( ul = 0; ul < uipNUM_BUFFERS; ul++ )\r
 499         {\r
 500                 if( ucMACBuffers[ ul ] == pucBuffer )\r
 501                 {\r
 502                         ucBufferInUse[ ul ] = pdFALSE;\r
 503                         break;\r
 504                 }\r
 505         }\r
 506 }\r
 507 /*-----------------------------------------------------------*/\r
 508 \r
 509 void vMAC_ISR( void )\r
 510 {\r
 511 unsigned long ulStatus;\r
 512 extern SemaphoreHandle_t xEMACSemaphore;\r
 513 long xHigherPriorityTaskWoken = pdFALSE;\r
 514 \r
 515         /* What caused the interrupt? */\r
 516         ulStatus = ETH_DMA->DMASR;\r
 517 \r
 518         /* Clear everything before leaving. */\r
 519     ETH_DMA->DMASR = ulStatus;\r
 520 \r
 521         if( ulStatus & ETH_DMA_IT_R )\r
 522         {\r
 523                 /* Data was received.  Ensure the uIP task is not blocked as data has\r
 524                 arrived. */\r
 525                 xSemaphoreGiveFromISR( xEMACSemaphore, &xHigherPriorityTaskWoken );\r
 526         }\r
 527 \r
 528         if( ulStatus & ETH_DMA_IT_T )\r
 529         {\r
 530                 /* Data was transmitted. */\r
 531                 if( xTxDescriptor.SendCount == 0 )\r
 532                 {\r
 533                         /* Send again! */\r
 534                         ( xTxDescriptor.SendCount )++;\r
 535 \r
 536                         xTxDescriptor.Status = ETH_DMATxDesc_OWN | ETH_DMATxDesc_LS | ETH_DMATxDesc_FS | ETH_DMATxDesc_TER | ETH_DMATxDesc_TCH | ETH_DMATxDesc_IC;\r
 537                         ETH_DMA->DMASR = ETH_DMASR_TBUS;\r
 538                         ETH_DMA->DMATPDR = 0;\r
 539                 }\r
 540                 else\r
 541                 {\r
 542                         /* The Tx buffer is no longer required. */\r
 543                         vReturnBuffer( ( unsigned char * ) xTxDescriptor.Buffer1Addr );\r
 544                 }\r
 545         }\r
 546 \r
 547         /* If xSemaphoreGiveFromISR() unblocked a task, and the unblocked task has\r
 548         a higher priority than the currently executing task, then\r
 549         xHigherPriorityTaskWoken will have been set to pdTRUE and this ISR should\r
 550         return directly to the higher priority unblocked task. */\r
 551         portEND_SWITCHING_ISR( xHigherPriorityTaskWoken );\r
 552 }\r
 553 \r