git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/MicroBlaze_Kintex7_EthernetLite/BSP/microblaze_0/libsrc/standalone_v4_2/src/microblaze_init_dcache_range.S

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2006 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 * microblaze_init_dcache_range (unsigned int cache_start, unsigned int cache_len)
  32 *
  33 *    Invalidate dcache on the microblaze
  34 *
  35 *    Parameters:
  36 *       'cache_start' - address in the Dcache where invalidation begins
  37 *       'cache_len'   - length (in bytes) worth of Dcache to be invalidated
  38 *
  39 *
  40 *******************************************************************************/
  41
  42 #include "xparameters.h"
  43
  44 #define MICROBLAZE_MSR_DCACHE_ENABLE        0x00000080
  45 #define MICROBLAZE_MSR_INTR_ENABLE          0x00000002
  46
  47 #ifndef XPAR_MICROBLAZE_DCACHE_LINE_LEN
  48 #define XPAR_MICROBLAZE_DCACHE_LINE_LEN   1
  49 #endif
  50
  51         .text
  52         .globl  microblaze_init_dcache_range
  53         .ent    microblaze_init_dcache_range
  54         .align  2
  55
  56 microblaze_init_dcache_range:
  57
  58         mfs     r9, rmsr                                        /* Disable Dcache and interrupts before invalidating */
  59         andi    r10, r9, ~(MICROBLAZE_MSR_DCACHE_ENABLE | MICROBLAZE_MSR_INTR_ENABLE)
  60         mts     rmsr, r10
  61
  62         andi    r5, r5, -(4 * XPAR_MICROBLAZE_DCACHE_LINE_LEN)  /* Align to cache line */
  63
  64         add     r6, r5, r6                                      /* Compute end */
  65         andi    r6, r6, -(4 * XPAR_MICROBLAZE_DCACHE_LINE_LEN)  /* Align to cache line */
  66
  67 L_start:
  68         wdc     r5, r0                                          /* Invalidate the Cache (delay slot) */
  69
  70         cmpu    r18, r5, r6                                     /* Are we at the end ? */
  71         blei    r18, L_done
  72
  73         brid    L_start                                         /* Branch to the beginning of the loop */
  74         addik   r5, r5, (XPAR_MICROBLAZE_DCACHE_LINE_LEN * 4)   /* Increment the addrees by 4 (delay slot) */
  75
  76 L_done:
  77         rtsd    r15, 8                                          /* Return */
  78         mts     rmsr, r9
  79         .end    microblaze_init_dcache_range
  80
  81
  82