git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/MicroBlaze_Kintex7_EthernetLite/BSP/microblaze_0/libsrc/standalone_v4_2/src/microblaze_invalidate_cache_ext_range.S

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2008 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 * microblaze_invalidate_cache_ext_range (unsigned int cacheaddr, unsigned int len)
  32 *
  33 *Invalidate an L2 cache range
  34 *
  35 *Parameters:
  36 *       'cacheaddr' - address in the L2 cache where invalidation begins
  37 *       'len    '   - length (in bytes) worth of Dcache to be invalidated
  38 *
  39 *******************************************************************************/
  40
  41 #include "xparameters.h"
  42
  43 #define XPAR_MICROBLAZE_EXT_CACHE_LINE_LEN      16
  44
  45         .text
  46         .globl  microblaze_invalidate_cache_ext_range
  47         .ent    microblaze_invalidate_cache_ext_range
  48         .align  2
  49
  50 microblaze_invalidate_cache_ext_range:
  51 #if ((XPAR_MICROBLAZE_INTERCONNECT==3) && (XPAR_MICROBLAZE_USE_DCACHE==1))
  52         beqi    r6, Loop_done
  53
  54         add     r6, r5, r6
  55         addik   r6, r6, -1
  56
  57         andi    r6, r6, -(4 * XPAR_MICROBLAZE_EXT_CACHE_LINE_LEN)
  58         andi    r5, r5, -(4 * XPAR_MICROBLAZE_EXT_CACHE_LINE_LEN)
  59
  60         rsubk   r6, r5, r6
  61
  62 Loop_start:
  63         wdc.ext.clear r5, r6
  64         bneid   r6, Loop_start
  65         addik   r6, r6, -(4 * XPAR_MICROBLAZE_EXT_CACHE_LINE_LEN)
  66
  67 Loop_done:
  68 #endif
  69         rtsd    r15, 8
  70         nop
  71
  72         .end    microblaze_invalidate_cache_ext_range
  73
  74
  75