1 /*******************************************************************/
\r
3 /* This file is automatically generated by linker script generator.*/
\r
5 /* Version: Xilinx EDK 10.1.01 EDK_K_SP1.3 */
\r
7 /* Copyright (c) 2004 Xilinx, Inc. All rights reserved. */
\r
9 /* Description : PowerPC405 Linker Script */
\r
11 /*******************************************************************/
\r
13 _STACK_SIZE = DEFINED(_STACK_SIZE) ? _STACK_SIZE : 0x400;
\r
14 _HEAP_SIZE = DEFINED(_HEAP_SIZE) ? _HEAP_SIZE : 0x100;
\r
16 /* Define Memories in the system */
\r
20 SRAM_C_MEM0_BASEADDR : ORIGIN = 0xFFF00000, LENGTH = 0x000FFFEC
\r
23 /* Specify the default entry point to the program */
\r
28 /* Define the sections, and where they are mapped in memory */
\r
33 __vectors_start = .;
\r
36 } > SRAM_C_MEM0_BASEADDR
\r
41 *(.gnu.linkonce.t.*)
\r
42 } > SRAM_C_MEM0_BASEADDR
\r
46 } > SRAM_C_MEM0_BASEADDR
\r
50 } > SRAM_C_MEM0_BASEADDR
\r
56 *(.gnu.linkonce.r.*)
\r
58 } > SRAM_C_MEM0_BASEADDR
\r
64 *(.gnu.linkonce.s2.*)
\r
66 } > SRAM_C_MEM0_BASEADDR
\r
72 *(.gnu.linkonce.sb2.*)
\r
74 } > SRAM_C_MEM0_BASEADDR
\r
80 *(.gnu.linkonce.d.*)
\r
82 } > SRAM_C_MEM0_BASEADDR
\r
86 } > SRAM_C_MEM0_BASEADDR
\r
90 } > SRAM_C_MEM0_BASEADDR
\r
94 } > SRAM_C_MEM0_BASEADDR
\r
98 ___CTORS_LIST___ = .;
\r
99 KEEP (*crtbegin.o(.ctors))
\r
100 KEEP (*(EXCLUDE_FILE(*crtend.o) .ctors))
\r
101 KEEP (*(SORT(.ctors.*)))
\r
104 ___CTORS_END___ = .;
\r
105 } > SRAM_C_MEM0_BASEADDR
\r
109 ___DTORS_LIST___ = .;
\r
110 KEEP (*crtbegin.o(.dtors))
\r
111 KEEP (*(EXCLUDE_FILE(*crtend.o) .dtors))
\r
112 KEEP (*(SORT(.dtors.*)))
\r
115 ___DTORS_END___ = .;
\r
116 } > SRAM_C_MEM0_BASEADDR
\r
122 } > SRAM_C_MEM0_BASEADDR
\r
126 } > SRAM_C_MEM0_BASEADDR
\r
130 } > SRAM_C_MEM0_BASEADDR
\r
132 .gcc_except_table : {
\r
133 *(.gcc_except_table)
\r
134 } > SRAM_C_MEM0_BASEADDR
\r
140 *(.gnu.linkonce.s.*)
\r
142 } > SRAM_C_MEM0_BASEADDR
\r
148 *(.gnu.linkonce.sb.*)
\r
150 } > SRAM_C_MEM0_BASEADDR
\r
156 *(.gnu.linkonce.td.*)
\r
158 } > SRAM_C_MEM0_BASEADDR
\r
164 *(.gnu.linkonce.tb.*)
\r
166 } > SRAM_C_MEM0_BASEADDR
\r
172 *(.gnu.linkonce.b.*)
\r
176 } > SRAM_C_MEM0_BASEADDR
\r
178 .boot0 0xFFFFFFEC : {
\r
184 .boot 0xFFFFFFFC : {
\r
190 /* Generate Stack and Heap Sections */
\r
197 } > SRAM_C_MEM0_BASEADDR
\r
206 } > SRAM_C_MEM0_BASEADDR
\r