1 /*******************************************************************************
\r
2 * (c) Copyright 2009-2015 Microsemi SoC Products Group. All rights reserved.
\r
4 * SVN $Revision: 7964 $
\r
5 * SVN $Date: 2015-10-09 18:26:53 +0530 (Fri, 09 Oct 2015) $
\r
7 #ifndef __CORE_GPIO_REGISTERS_H
\r
8 #define __CORE_GPIO_REGISTERS_H 1
\r
10 /*------------------------------------------------------------------------------
\r
13 #define IRQ_REG_OFFSET 0x80
\r
15 #define IRQ0_REG_OFFSET 0x80
\r
16 #define IRQ1_REG_OFFSET 0x84
\r
17 #define IRQ2_REG_OFFSET 0x88
\r
18 #define IRQ3_REG_OFFSET 0x8C
\r
20 /*------------------------------------------------------------------------------
\r
23 #define GPIO_IN_REG_OFFSET 0x90
\r
25 #define GPIO_IN0_REG_OFFSET 0x90
\r
26 #define GPIO_IN1_REG_OFFSET 0x94
\r
27 #define GPIO_IN2_REG_OFFSET 0x98
\r
28 #define GPIO_IN3_REG_OFFSET 0x9C
\r
30 /*------------------------------------------------------------------------------
\r
33 #define GPIO_OUT_REG_OFFSET 0xA0
\r
35 #define GPIO_OUT0_REG_OFFSET 0xA0
\r
36 #define GPIO_OUT1_REG_OFFSET 0xA4
\r
37 #define GPIO_OUT2_REG_OFFSET 0xA8
\r
38 #define GPIO_OUT3_REG_OFFSET 0xAC
\r
40 #endif /* __CORE_GPIO_REGISTERS_H */
\r