git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RISC-V_IGLOO2_Creative_SoftConsole/README.md

   1 ## FreeRTOS port for Mi-V Soft Processor\r
   2 \r
   3 ### HW Platform and FPGA design:\r
   4 This project is tested on following hardware platforms:\r
   5 \r
   6 RISCV-Creative-Board\r
   7 - [RISC-V Creative board Mi-V Sample Design](https://github.com/RISCV-on-Microsemi-FPGA/RISC-V-Creative-Board/tree/master/Programming_The_Target_Device/PROC_SUBSYSTEM_MIV_RV32IMA_BaseDesign)\r
   8 \r
   9 PolarFire-Eval-Kit\r
  10 - [PolarFire Eval Kit RISC-V Sample Design](https://github.com/RISCV-on-Microsemi-FPGA/PolarFire-Eval-Kit/tree/master/Programming_The_Target_Device/MIV_RV32IMA_L1_AHB_BaseDesign)\r
  11 \r
  12 SmartFusion2-Advanced-Dev-Kit\r
  13 - [SmartFusion2 Advanced Development Kit RISC-V Sample Design](https://github.com/RISCV-on-Microsemi-FPGA/SmartFusion2-Advanced-Dev-Kit/tree/master/Programming_The_Target_Device/PROC_SUBSYSTEM_BaseDesign)\r
  14 \r
  15 ### How to run the FreeRTOS RISC-V port:\r
  16 To know how to use the SoftConsole workspace, please refer the [Readme.md](https://github.com/RISCV-on-Microsemi-FPGA/SoftConsole/blob/master/README.md)\r
  17 \r
  18 The miv-rv32im-freertos-port-test is a self contained project. This project demonstrates \r
  19 the FreeRTOS running with Microsemi RISC-V processor. This project creates  two \r
  20 tasks and runs them at regular intervals.\r
  21     \r
  22 This example project requires USB-UART interface to be connected to a host PC. \r
  23 The host PC must connect to the serial port using a terminal emulator such as \r
  24 TeraTerm or PuTTY configured as follows:\r
  25     \r
  26         - 115200 baud\r
  27         - 8 data bits\r
  28         - 1 stop bit\r
  29         - no parity\r
  30         - no flow control\r
  31     \r
  32 The ./hw_platform.h file contains the design related information that is required \r
  33 for this project. If you update the design, the hw_platform.h must be updated \r
  34 accordingly.\r
  35 \r
  36 ### FreeRTOS Configurations\r
  37 You must configure the FreeRTOS as per your applications need. Please read and modify FreeRTOSConfig.h.\r
  38 E.g. You must set configCPU_CLOCK_HZ parameter in FreeRTOSConfig.h according to the hardware platform \r
  39 design that you are using. \r
  40 \r
  41 The RISC-V creative board design uses 66Mhz processor clock. The PolarFire Eval Kit design uses 50Mhz processor clock. The SmartFusion2 Adv. Development kit design uses 83Mhz processor clock.\r
  42 \r
  43 ### Microsemi SoftConsole Toolchain\r
  44 To know more please refer: [SoftConsole](https://github.com/RISCV-on-Microsemi-FPGA/SoftConsole)\r
  45 \r
  46 ### Documentation for Microsemi RISC-V processor, SoftConsole toochain, Debug Tools, FPGA design etc.\r
  47 To know more please refer: [Documentation](https://github.com/RISCV-on-Microsemi-FPGA/Documentation)\r
  48     \r