git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX113-RSK_GCC_e2studio_IAR/src/Renesas_Code/interrupt_handlers.h

   1 /***************************************************************/\r
   2 /*                                                             */\r
   3 /*      PROJECT NAME :  RTOSDemo                               */\r
   4 /*      FILE         :  interrupt_handlers.h                   */\r
   5 /*      DESCRIPTION  :  Interrupt Handler Declarations         */\r
   6 /*      CPU SERIES   :  RX100                                  */\r
   7 /*      CPU TYPE     :  RX113                                  */\r
   8 /*                                                             */\r
   9 /*      This file is generated by e2 studio.                   */\r
  10 /*                                                             */\r
  11 /***************************************************************/                                \r
  12                                                                            \r
  13                                                                            \r
  14                                                                            \r
  15                                                                           \r
  16 /************************************************************************\r
  17 *\r
  18 * Device     : RX/RX100/RX113\r
  19 *\r
  20 * File Name  : vect.h\r
  21 *\r
  22 * Abstract   : Definition of Vector.\r
  23 *\r
  24 * History    : 1.00  (2013-11-18)  [Hardware Manual Revision : 0.40]\r
  25 *            : 1.10  (2014-02-26)  [Hardware Manual Revision : 0.50]\r
  26 *            : 1.1A  (2015-04-20)  [Hardware Manual Revision : 1.02]\r
  27 *\r
  28 * NOTE       : THIS IS A TYPICAL EXAMPLE.\r
  29 *\r
  30 * Copyright (C) 2015 (2013 - 2014) Renesas Electronics Corporation.\r
  31 *\r
  32 ********************************************************************+++*/\r
  33 /************************************************************************/\r
  34 /*    File Version: V1.1A                                               */\r
  35 /*    History : 1.00  (2013-11-18)  [Hardware Manual Revision : 0.40]   */\r
  36 /*            : 1.10  (2014-02-26)  [Hardware Manual Revision : 0.50]   */\r
  37 /*            : 1.1A  (2015-04-20)  [Hardware Manual Revision : 1.02]   */\r
  38 /*    Date Generated: 25/05/2015                                        */\r
  39 /************************************************************************/\r
  40 \r
  41 #ifndef INTERRUPT_HANDLERS_H\r
  42 #define INTERRUPT_HANDLERS_H\r
  43 \r
  44 // INT_Exception(Supervisor Instruction)\r
  45 void INT_Excep_SuperVisorInst(void) __attribute__ ((interrupt));\r
  46 \r
  47 // INT_Exception(Undefined Instruction)\r
  48 void INT_Excep_UndefinedInst(void) __attribute__ ((interrupt));\r
  49 \r
  50 // NMI\r
  51 void INT_NonMaskableInterrupt(void) __attribute__ ((interrupt));\r
  52 \r
  53 // Dummy\r
  54 void INT_Dummy(void) __attribute__ ((interrupt));\r
  55 \r
  56 // BRK\r
  57 void INT_Excep_BRK(void) __attribute__ ((interrupt));\r
  58 \r
  59 // BSC BUSERR\r
  60 void INT_Excep_BSC_BUSERR(void) __attribute__ ((interrupt));\r
  61 \r
  62 // FCU FRDYI\r
  63 void INT_Excep_FCU_FRDYI(void) __attribute__ ((interrupt));\r
  64 \r
  65 // ICU SWINT\r
  66 void INT_Excep_ICU_SWINT(void) __attribute__ ((interrupt));\r
  67 \r
  68 // CMT0 CMI0\r
  69 void INT_Excep_CMT0_CMI0(void) __attribute__ ((interrupt));\r
  70 \r
  71 // CMT1 CMI1\r
  72 void INT_Excep_CMT1_CMI1(void) __attribute__ ((interrupt));\r
  73 \r
  74 // CMT2 CMI2\r
  75 void INT_Excep_CMT2_CMI2(void) __attribute__ ((interrupt));\r
  76 \r
  77 // CMT3 CMI3\r
  78 void INT_Excep_CMT3_CMI3(void) __attribute__ ((interrupt));\r
  79 \r
  80 // CAC FERRF\r
  81 void INT_Excep_CAC_FERRF(void) __attribute__ ((interrupt));\r
  82 \r
  83 // CAC MENDF\r
  84 void INT_Excep_CAC_MENDF(void) __attribute__ ((interrupt));\r
  85 \r
  86 // CAC OVFF\r
  87 void INT_Excep_CAC_OVFF(void) __attribute__ ((interrupt));\r
  88 \r
  89 // USB0 D0FIFO0\r
  90 void INT_Excep_USB0_D0FIFO0(void) __attribute__ ((interrupt));\r
  91 \r
  92 // USB0 D1FIFO0\r
  93 void INT_Excep_USB0_D1FIFO0(void) __attribute__ ((interrupt));\r
  94 \r
  95 // USB0 USBI0\r
  96 void INT_Excep_USB0_USBI0(void) __attribute__ ((interrupt));\r
  97 \r
  98 // RSPI0 SPEI0\r
  99 void INT_Excep_RSPI0_SPEI0(void) __attribute__ ((interrupt));\r
 100 \r
 101 // RSPI0 SPRI0\r
 102 void INT_Excep_RSPI0_SPRI0(void) __attribute__ ((interrupt));\r
 103 \r
 104 // RSPI0 SPTI0\r
 105 void INT_Excep_RSPI0_SPTI0(void) __attribute__ ((interrupt));\r
 106 \r
 107 // RSPI0 SPII0\r
 108 void INT_Excep_RSPI0_SPII0(void) __attribute__ ((interrupt));\r
 109 \r
 110 // DOC DOPCF\r
 111 void INT_Excep_DOC_DOPCF(void) __attribute__ ((interrupt));\r
 112 \r
 113 // CMPB CMPB0\r
 114 void INT_Excep_CMPB_CMPB0(void) __attribute__ ((interrupt));\r
 115 \r
 116 // CMPB CMPB1\r
 117 void INT_Excep_CMPB_CMPB1(void) __attribute__ ((interrupt));\r
 118 \r
 119 // CTSU CTSUWR\r
 120 void INT_Excep_CTSU_CTSUWR(void) __attribute__ ((interrupt));\r
 121 \r
 122 // CTSU CTSURD\r
 123 void INT_Excep_CTSU_CTSURD(void) __attribute__ ((interrupt));\r
 124 \r
 125 // CTSU CTSUFN\r
 126 void INT_Excep_CTSU_CTSUFN(void) __attribute__ ((interrupt));\r
 127 \r
 128 // RTC CUP\r
 129 void INT_Excep_RTC_CUP(void) __attribute__ ((interrupt));\r
 130 \r
 131 // ICU IRQ0\r
 132 void INT_Excep_ICU_IRQ0(void) __attribute__ ((interrupt));\r
 133 \r
 134 // ICU IRQ1\r
 135 void INT_Excep_ICU_IRQ1(void) __attribute__ ((interrupt));\r
 136 \r
 137 // ICU IRQ2\r
 138 void INT_Excep_ICU_IRQ2(void) __attribute__ ((interrupt));\r
 139 \r
 140 // ICU IRQ3\r
 141 void INT_Excep_ICU_IRQ3(void) __attribute__ ((interrupt));\r
 142 \r
 143 // ICU IRQ4\r
 144 void INT_Excep_ICU_IRQ4(void) __attribute__ ((interrupt));\r
 145 \r
 146 // ICU IRQ5\r
 147 void INT_Excep_ICU_IRQ5(void) __attribute__ ((interrupt));\r
 148 \r
 149 // ICU IRQ6\r
 150 void INT_Excep_ICU_IRQ6(void) __attribute__ ((interrupt));\r
 151 \r
 152 // ICU IRQ7\r
 153 void INT_Excep_ICU_IRQ7(void) __attribute__ ((interrupt));\r
 154 \r
 155 // ELC ELSR8I\r
 156 void INT_Excep_ELC_ELSR8I(void) __attribute__ ((interrupt));\r
 157 \r
 158 // LVD LVD1\r
 159 void INT_Excep_LVD_LVD1(void) __attribute__ ((interrupt));\r
 160 \r
 161 // LVD LVD2\r
 162 void INT_Excep_LVD_LVD2(void) __attribute__ ((interrupt));\r
 163 \r
 164 // USB0 USBR0\r
 165 void INT_Excep_USB0_USBR0(void) __attribute__ ((interrupt));\r
 166 \r
 167 // RTC ALM\r
 168 void INT_Excep_RTC_ALM(void) __attribute__ ((interrupt));\r
 169 \r
 170 // RTC PRD\r
 171 void INT_Excep_RTC_PRD(void) __attribute__ ((interrupt));\r
 172 \r
 173 // S12AD S12ADI0\r
 174 void INT_Excep_S12AD_S12ADI0(void) __attribute__ ((interrupt));\r
 175 \r
 176 // S12AD GBADI\r
 177 void INT_Excep_S12AD_GBADI(void) __attribute__ ((interrupt));\r
 178 \r
 179 // ELC ELSR18I\r
 180 void INT_Excep_ELC_ELSR18I(void) __attribute__ ((interrupt));\r
 181 \r
 182 // SSI0 SSIF0\r
 183 void INT_Excep_SSI0_SSIF0(void) __attribute__ ((interrupt));\r
 184 \r
 185 // SSI0 SSIRXI0\r
 186 void INT_Excep_SSI0_SSIRXI0(void) __attribute__ ((interrupt));\r
 187 \r
 188 // SSI0 SSITXI0\r
 189 void INT_Excep_SSI0_SSITXI0(void) __attribute__ ((interrupt));\r
 190 \r
 191 // MTU0 TGIA0\r
 192 void INT_Excep_MTU0_TGIA0(void) __attribute__ ((interrupt));\r
 193 \r
 194 // MTU0 TGIB0\r
 195 void INT_Excep_MTU0_TGIB0(void) __attribute__ ((interrupt));\r
 196 \r
 197 // MTU0 TGIC0\r
 198 void INT_Excep_MTU0_TGIC0(void) __attribute__ ((interrupt));\r
 199 \r
 200 // MTU0 TGID0\r
 201 void INT_Excep_MTU0_TGID0(void) __attribute__ ((interrupt));\r
 202 \r
 203 // MTU0 TCIV0\r
 204 void INT_Excep_MTU0_TCIV0(void) __attribute__ ((interrupt));\r
 205 \r
 206 // MTU0 TGIE0\r
 207 void INT_Excep_MTU0_TGIE0(void) __attribute__ ((interrupt));\r
 208 \r
 209 // MTU0 TGIF0\r
 210 void INT_Excep_MTU0_TGIF0(void) __attribute__ ((interrupt));\r
 211 \r
 212 // MTU1 TGIA1\r
 213 void INT_Excep_MTU1_TGIA1(void) __attribute__ ((interrupt));\r
 214 \r
 215 // MTU1 TGIB1\r
 216 void INT_Excep_MTU1_TGIB1(void) __attribute__ ((interrupt));\r
 217 \r
 218 // MTU1 TCIV1\r
 219 void INT_Excep_MTU1_TCIV1(void) __attribute__ ((interrupt));\r
 220 \r
 221 // MTU1 TCIU1\r
 222 void INT_Excep_MTU1_TCIU1(void) __attribute__ ((interrupt));\r
 223 \r
 224 // MTU2 TGIA2\r
 225 void INT_Excep_MTU2_TGIA2(void) __attribute__ ((interrupt));\r
 226 \r
 227 // MTU2 TGIB2\r
 228 void INT_Excep_MTU2_TGIB2(void) __attribute__ ((interrupt));\r
 229 \r
 230 // MTU2 TCIV2\r
 231 void INT_Excep_MTU2_TCIV2(void) __attribute__ ((interrupt));\r
 232 \r
 233 // MTU2 TCIU2\r
 234 void INT_Excep_MTU2_TCIU2(void) __attribute__ ((interrupt));\r
 235 \r
 236 // MTU3 TGIA3\r
 237 void INT_Excep_MTU3_TGIA3(void) __attribute__ ((interrupt));\r
 238 \r
 239 // MTU3 TGIB3\r
 240 void INT_Excep_MTU3_TGIB3(void) __attribute__ ((interrupt));\r
 241 \r
 242 // MTU3 TGIC3\r
 243 void INT_Excep_MTU3_TGIC3(void) __attribute__ ((interrupt));\r
 244 \r
 245 // MTU3 TGID3\r
 246 void INT_Excep_MTU3_TGID3(void) __attribute__ ((interrupt));\r
 247 \r
 248 // MTU3 TCIV3\r
 249 void INT_Excep_MTU3_TCIV3(void) __attribute__ ((interrupt));\r
 250 \r
 251 // MTU4 TGIA4\r
 252 void INT_Excep_MTU4_TGIA4(void) __attribute__ ((interrupt));\r
 253 \r
 254 // MTU4 TGIB4\r
 255 void INT_Excep_MTU4_TGIB4(void) __attribute__ ((interrupt));\r
 256 \r
 257 // MTU4 TGIC4\r
 258 void INT_Excep_MTU4_TGIC4(void) __attribute__ ((interrupt));\r
 259 \r
 260 // MTU4 TGID4\r
 261 void INT_Excep_MTU4_TGID4(void) __attribute__ ((interrupt));\r
 262 \r
 263 // MTU4 TCIV4\r
 264 void INT_Excep_MTU4_TCIV4(void) __attribute__ ((interrupt));\r
 265 \r
 266 // MTU5 TGIU5\r
 267 void INT_Excep_MTU5_TGIU5(void) __attribute__ ((interrupt));\r
 268 \r
 269 // MTU5 TGIV5\r
 270 void INT_Excep_MTU5_TGIV5(void) __attribute__ ((interrupt));\r
 271 \r
 272 // MTU5 TGIW5\r
 273 void INT_Excep_MTU5_TGIW5(void) __attribute__ ((interrupt));\r
 274 \r
 275 // POE OEI1\r
 276 void INT_Excep_POE_OEI1(void) __attribute__ ((interrupt));\r
 277 \r
 278 // POE OEI2\r
 279 void INT_Excep_POE_OEI2(void) __attribute__ ((interrupt));\r
 280 \r
 281 // TMR0 CMIA0\r
 282 void INT_Excep_TMR0_CMIA0(void) __attribute__ ((interrupt));\r
 283 \r
 284 // TMR0 CMIB0\r
 285 void INT_Excep_TMR0_CMIB0(void) __attribute__ ((interrupt));\r
 286 \r
 287 // TMR0 OVI0\r
 288 void INT_Excep_TMR0_OVI0(void) __attribute__ ((interrupt));\r
 289 \r
 290 // TMR1 CMIA1\r
 291 void INT_Excep_TMR1_CMIA1(void) __attribute__ ((interrupt));\r
 292 \r
 293 // TMR1 CMIB1\r
 294 void INT_Excep_TMR1_CMIB1(void) __attribute__ ((interrupt));\r
 295 \r
 296 // TMR1 OVI1\r
 297 void INT_Excep_TMR1_OVI1(void) __attribute__ ((interrupt));\r
 298 \r
 299 // TMR2 CMIA2\r
 300 void INT_Excep_TMR2_CMIA2(void) __attribute__ ((interrupt));\r
 301 \r
 302 // TMR2 CMIB2\r
 303 void INT_Excep_TMR2_CMIB2(void) __attribute__ ((interrupt));\r
 304 \r
 305 // TMR2 OVI2\r
 306 void INT_Excep_TMR2_OVI2(void) __attribute__ ((interrupt));\r
 307 \r
 308 // TMR3 CMIA3\r
 309 void INT_Excep_TMR3_CMIA3(void) __attribute__ ((interrupt));\r
 310 \r
 311 // TMR3 CMIB3\r
 312 void INT_Excep_TMR3_CMIB3(void) __attribute__ ((interrupt));\r
 313 \r
 314 // TMR3 OVI3\r
 315 void INT_Excep_TMR3_OVI3(void) __attribute__ ((interrupt));\r
 316 \r
 317 // SCI2 ERI2\r
 318 void INT_Excep_SCI2_ERI2(void) __attribute__ ((interrupt));\r
 319 \r
 320 // SCI2 RXI2\r
 321 void INT_Excep_SCI2_RXI2(void) __attribute__ ((interrupt));\r
 322 \r
 323 // SCI2 TXI2\r
 324 void INT_Excep_SCI2_TXI2(void) __attribute__ ((interrupt));\r
 325 \r
 326 // SCI2 TEI2\r
 327 void INT_Excep_SCI2_TEI2(void) __attribute__ ((interrupt));\r
 328 \r
 329 // SCI0 ERI0\r
 330 void INT_Excep_SCI0_ERI0(void) __attribute__ ((interrupt));\r
 331 \r
 332 // SCI0 RXI0\r
 333 void INT_Excep_SCI0_RXI0(void) __attribute__ ((interrupt));\r
 334 \r
 335 // SCI0 TXI0\r
 336 void INT_Excep_SCI0_TXI0(void) __attribute__ ((interrupt));\r
 337 \r
 338 // SCI0 TEI0\r
 339 void INT_Excep_SCI0_TEI0(void) __attribute__ ((interrupt));\r
 340 \r
 341 // SCI1 ERI1\r
 342 void INT_Excep_SCI1_ERI1(void) __attribute__ ((interrupt));\r
 343 \r
 344 // SCI1 RXI1\r
 345 void INT_Excep_SCI1_RXI1(void) __attribute__ ((interrupt));\r
 346 \r
 347 // SCI1 TXI1\r
 348 void INT_Excep_SCI1_TXI1(void) __attribute__ ((interrupt));\r
 349 \r
 350 // SCI1 TEI1\r
 351 void INT_Excep_SCI1_TEI1(void) __attribute__ ((interrupt));\r
 352 \r
 353 // SCI5 ERI5\r
 354 void INT_Excep_SCI5_ERI5(void) __attribute__ ((interrupt));\r
 355 \r
 356 // SCI5 RXI5\r
 357 void INT_Excep_SCI5_RXI5(void) __attribute__ ((interrupt));\r
 358 \r
 359 // SCI5 TXI5\r
 360 void INT_Excep_SCI5_TXI5(void) __attribute__ ((interrupt));\r
 361 \r
 362 // SCI5 TEI5\r
 363 void INT_Excep_SCI5_TEI5(void) __attribute__ ((interrupt));\r
 364 \r
 365 // SCI6 ERI6\r
 366 void INT_Excep_SCI6_ERI6(void) __attribute__ ((interrupt));\r
 367 \r
 368 // SCI6 RXI6\r
 369 void INT_Excep_SCI6_RXI6(void) __attribute__ ((interrupt));\r
 370 \r
 371 // SCI6 TXI6\r
 372 void INT_Excep_SCI6_TXI6(void) __attribute__ ((interrupt));\r
 373 \r
 374 // SCI6 TEI6\r
 375 void INT_Excep_SCI6_TEI6(void) __attribute__ ((interrupt));\r
 376 \r
 377 // SCI8 ERI8\r
 378 void INT_Excep_SCI8_ERI8(void) __attribute__ ((interrupt));\r
 379 \r
 380 // SCI8 RXI8\r
 381 void INT_Excep_SCI8_RXI8(void) __attribute__ ((interrupt));\r
 382 \r
 383 // SCI8 TXI8\r
 384 void INT_Excep_SCI8_TXI8(void) __attribute__ ((interrupt));\r
 385 \r
 386 // SCI8 TEI8\r
 387 void INT_Excep_SCI8_TEI8(void) __attribute__ ((interrupt));\r
 388 \r
 389 // SCI9 ERI9\r
 390 void INT_Excep_SCI9_ERI9(void) __attribute__ ((interrupt));\r
 391 \r
 392 // SCI9 RXI9\r
 393 void INT_Excep_SCI9_RXI9(void) __attribute__ ((interrupt));\r
 394 \r
 395 // SCI9 TXI9\r
 396 void INT_Excep_SCI9_TXI9(void) __attribute__ ((interrupt));\r
 397 \r
 398 // SCI9 TEI9\r
 399 void INT_Excep_SCI9_TEI9(void) __attribute__ ((interrupt));\r
 400 \r
 401 // SCI12 ERI12\r
 402 void INT_Excep_SCI12_ERI12(void) __attribute__ ((interrupt));\r
 403 \r
 404 // SCI12 RXI12\r
 405 void INT_Excep_SCI12_RXI12(void) __attribute__ ((interrupt));\r
 406 \r
 407 // SCI12 TXI12\r
 408 void INT_Excep_SCI12_TXI12(void) __attribute__ ((interrupt));\r
 409 \r
 410 // SCI12 TEI12\r
 411 void INT_Excep_SCI12_TEI12(void) __attribute__ ((interrupt));\r
 412 \r
 413 // SCI12 SCIX0\r
 414 void INT_Excep_SCI12_SCIX0(void) __attribute__ ((interrupt));\r
 415 \r
 416 // SCI12 SCIX1\r
 417 void INT_Excep_SCI12_SCIX1(void) __attribute__ ((interrupt));\r
 418 \r
 419 // SCI12 SCIX2\r
 420 void INT_Excep_SCI12_SCIX2(void) __attribute__ ((interrupt));\r
 421 \r
 422 // SCI12 SCIX3\r
 423 void INT_Excep_SCI12_SCIX3(void) __attribute__ ((interrupt));\r
 424 \r
 425 // RIIC0 EEI0\r
 426 void INT_Excep_RIIC0_EEI0(void) __attribute__ ((interrupt));\r
 427 \r
 428 // RIIC0 RXI0\r
 429 void INT_Excep_RIIC0_RXI0(void) __attribute__ ((interrupt));\r
 430 \r
 431 // RIIC0 TXI0\r
 432 void INT_Excep_RIIC0_TXI0(void) __attribute__ ((interrupt));\r
 433 \r
 434 // RIIC0 TEI0\r
 435 void INT_Excep_RIIC0_TEI0(void) __attribute__ ((interrupt));\r
 436 \r
 437 // ;<<VECTOR DATA START (POWER ON RESET)>>\r
 438 // ;Power On Reset PC\r
 439 extern void PowerON_Reset_PC(void) __attribute__ ((interrupt));                                                                                                                \r
 440 // ;<<VECTOR DATA END (POWER ON RESET)>>\r
 441 \r
 442 #endif\r