git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.3.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT \r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  33     distribute a combined work that includes FreeRTOS without being obliged to\r
  34     provide the source code for proprietary components outside of the FreeRTOS\r
  35     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  36     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  37     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  38     more details. You should have received a copy of the GNU General Public\r
  39     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  40     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  41     by writing to Richard Barry, contact details for whom are available on the\r
  42     FreeRTOS WEB site.\r
  43 \r
  44     1 tab == 4 spaces!\r
  45     \r
  46     ***************************************************************************\r
  47      *                                                                       *\r
  48      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  49      *    not run, what could be wrong?"                                     *\r
  50      *                                                                       *\r
  51      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  52      *                                                                       *\r
  53     ***************************************************************************\r
  54 \r
  55     \r
  56     http://www.FreeRTOS.org - Documentation, training, latest versions, license \r
  57     and contact details.  \r
  58     \r
  59     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  60     including FreeRTOS+Trace - an indispensable productivity tool.\r
  61 \r
  62     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  63     the code with commercial support, indemnification, and middleware, under \r
  64     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  65     provide a safety engineered and independently SIL3 certified version under \r
  66     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  67 */\r
  68 \r
  69 /* Hardware specific includes. */\r
  70 #include "iodefine.h"\r
  71 #include "typedefine.h"\r
  72 #include "r_ether.h"\r
  73 #include "phy.h"\r
  74 \r
  75 /* FreeRTOS includes. */\r
  76 #include "FreeRTOS.h"\r
  77 #include "task.h"\r
  78 #include "semphr.h"\r
  79 \r
  80 /* uIP includes. */\r
  81 #include "net/uip.h"\r
  82 \r
  83 /* The time to wait between attempts to obtain a free buffer. */\r
  84 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  85 \r
  86 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  87 up on attempting to obtain a free buffer all together. */\r
  88 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  89 \r
  90 /* The number of Rx descriptors. */\r
  91 #define emacNUM_RX_DESCRIPTORS  8\r
  92 \r
  93 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  94 more than two. */\r
  95 #define emacNUM_TX_BUFFERS      2\r
  96 \r
  97 /* The total number of EMAC buffers to allocate. */\r
  98 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  99 \r
 100 /* The time to wait for the Tx descriptor to become free. */\r
 101 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
 102 \r
 103 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 104 become free. */\r
 105 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 106 \r
 107 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 108 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 109 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 110 \r
 111 /*-----------------------------------------------------------*/\r
 112 \r
 113 /* The buffers and descriptors themselves.  */\r
 114 #pragma section _RX_DESC\r
 115         volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 116 #pragma section _TX_DESC\r
 117         volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 118 #pragma section _ETHERNET_BUFFERS\r
 119         struct\r
 120         {\r
 121                 unsigned long ulAlignmentVariable;\r
 122                 char cBuffer[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 123         } xEthernetBuffers;\r
 124 #pragma section\r
 125 \r
 126 \r
 127 \r
 128 \r
 129 /* Used to indicate which buffers are free and which are in use.  If an index\r
 130 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 131 the buffer is in use or about to be used. */\r
 132 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 133 \r
 134 /*-----------------------------------------------------------*/\r
 135 \r
 136 /*\r
 137  * Initialise both the Rx and Tx descriptors.\r
 138  */\r
 139 static void prvInitialiseDescriptors( void );\r
 140 \r
 141 /*\r
 142  * Return a pointer to a free buffer within xEthernetBuffers.\r
 143  */\r
 144 static unsigned char *prvGetNextBuffer( void );\r
 145 \r
 146 /*\r
 147  * Return a buffer to the list of free buffers.\r
 148  */\r
 149 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 150 \r
 151 /*\r
 152  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 153  */\r
 154 static unsigned long prvCheckRxFifoStatus( void );\r
 155 \r
 156 /*\r
 157  * Setup the microcontroller for communication with the PHY.\r
 158  */\r
 159 static void prvResetMAC( void );\r
 160 \r
 161 /*\r
 162  * Configure the Ethernet interface peripherals.\r
 163  */\r
 164 static void prvConfigureEtherCAndEDMAC( void );\r
 165 \r
 166 /*\r
 167  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 168  * and descriptors.\r
 169  */\r
 170 static void prvResetEverything( void );\r
 171 \r
 172 /*-----------------------------------------------------------*/\r
 173 \r
 174 /* Points to the Rx descriptor currently in use. */\r
 175 static ethfifo *pxCurrentRxDesc = NULL;\r
 176 \r
 177 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 178 one of the Ethernet buffers when its actually in use. */\r
 179 unsigned char *uip_buf = NULL;\r
 180 \r
 181 /*-----------------------------------------------------------*/\r
 182 \r
 183 void vInitEmac( void )\r
 184 {\r
 185         /* Software reset. */\r
 186         prvResetMAC();\r
 187         \r
 188         /* Set the Rx and Tx descriptors into their initial state. */\r
 189         prvInitialiseDescriptors();\r
 190 \r
 191         /* Set the MAC address into the ETHERC */\r
 192         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 193                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 194                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 195                                         ( unsigned long ) configMAC_ADDR3;\r
 196                                         \r
 197         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 198                                                  ( unsigned long ) configMAC_ADDR5;\r
 199 \r
 200         /* Perform rest of interface hardware configuration. */\r
 201         prvConfigureEtherCAndEDMAC();\r
 202         \r
 203         /* Nothing received yet, so uip_buf points nowhere. */\r
 204         uip_buf = NULL;\r
 205 \r
 206         /* Initialize the PHY */\r
 207         phy_init();\r
 208 }\r
 209 /*-----------------------------------------------------------*/\r
 210 \r
 211 void vEMACWrite( void )\r
 212 {\r
 213 long x;\r
 214 \r
 215         /* Wait until the second transmission of the last packet has completed. */\r
 216         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 217         {\r
 218                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 219                 {\r
 220                         /* Descriptor is still active. */\r
 221                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 222                 }\r
 223                 else\r
 224                 {\r
 225                         break;\r
 226                 }\r
 227         }\r
 228         \r
 229         /* Is the descriptor free after waiting for it? */\r
 230         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 231         {\r
 232                 /* Something has gone wrong. */\r
 233                 prvResetEverything();\r
 234         }\r
 235         \r
 236         /* Setup both descriptors to transmit the frame. */\r
 237         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 238         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 239         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 240         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 241 \r
 242         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 243         for use by the stack. */\r
 244         uip_buf = prvGetNextBuffer();\r
 245 \r
 246         /* Clear previous settings and go. */\r
 247         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 248         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 249         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 250         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 251 \r
 252         EDMAC.EDTRR.LONG = 0x00000001;\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r
 256 unsigned long ulEMACRead( void )\r
 257 {\r
 258 unsigned long ulBytesReceived;\r
 259 \r
 260         ulBytesReceived = prvCheckRxFifoStatus();\r
 261 \r
 262         if( ulBytesReceived > 0 )\r
 263         {\r
 264                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 265                 the buffer that contains the received data. */\r
 266                 prvReturnBuffer( uip_buf );\r
 267 \r
 268                 /* Point uip_buf to the data about ot be processed. */\r
 269                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 270                 \r
 271                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 272                 old descriptor. */\r
 273                 pxCurrentRxDesc->buf_p = prvGetNextBuffer();\r
 274 \r
 275                 /* Prepare the descriptor to go again. */\r
 276                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 277                 pxCurrentRxDesc->status |= ACT;\r
 278 \r
 279                 /* Move onto the next buffer in the ring. */\r
 280                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 281                 \r
 282                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 283                 {\r
 284                         /* Restart Ethernet if it has stopped */\r
 285                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 286                 }\r
 287         }\r
 288 \r
 289         return ulBytesReceived;\r
 290 }\r
 291 /*-----------------------------------------------------------*/\r
 292 \r
 293 long lEMACWaitForLink( void )\r
 294 {\r
 295 long lReturn;\r
 296 \r
 297         /* Set the link status. */\r
 298         switch( phy_set_autonegotiate() )\r
 299         {\r
 300                 /* Half duplex link */\r
 301                 case PHY_LINK_100H:\r
 302                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 303                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 304                                                                 lReturn = pdPASS;\r
 305                                                                 break;\r
 306 \r
 307                 case PHY_LINK_10H:\r
 308                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 309                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 310                                                                 lReturn = pdPASS;\r
 311                                                                 break;\r
 312 \r
 313 \r
 314                 /* Full duplex link */\r
 315                 case PHY_LINK_100F:\r
 316                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 317                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 318                                                                 lReturn = pdPASS;\r
 319                                                                 break;\r
 320                 \r
 321                 case PHY_LINK_10F:\r
 322                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 323                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 324                                                                 lReturn = pdPASS;\r
 325                                                                 break;\r
 326 \r
 327                 default:\r
 328                                                                 lReturn = pdFAIL;\r
 329                                                                 break;\r
 330         }\r
 331 \r
 332         if( lReturn == pdPASS )\r
 333         {\r
 334                 /* Enable receive and transmit. */\r
 335                 ETHERC.ECMR.BIT.RE = 1;\r
 336                 ETHERC.ECMR.BIT.TE = 1;\r
 337 \r
 338                 /* Enable EDMAC receive */\r
 339                 EDMAC.EDRRR.LONG = 0x1;\r
 340         }\r
 341         \r
 342         return lReturn;\r
 343 }\r
 344 /*-----------------------------------------------------------*/\r
 345 \r
 346 static void prvInitialiseDescriptors( void )\r
 347 {\r
 348 ethfifo *pxDescriptor;\r
 349 long x;\r
 350 \r
 351         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 352         {\r
 353                 /* Ensure none of the buffers are shown as in use at the start. */\r
 354                 ucBufferInUse[ x ] = pdFALSE;\r
 355         }\r
 356 \r
 357         /* Initialise the Rx descriptors. */\r
 358         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 359         {\r
 360                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 361                 pxDescriptor->buf_p = &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 362 \r
 363                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 364                 pxDescriptor->size = 0;\r
 365                 pxDescriptor->status = ACT;\r
 366                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 367                 \r
 368                 /* Mark this buffer as in use. */\r
 369                 ucBufferInUse[ x ] = pdTRUE;\r
 370         }\r
 371 \r
 372         /* The last descriptor points back to the start. */\r
 373         pxDescriptor->status |= DL;\r
 374         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 375         \r
 376         /* Initialise the Tx descriptors. */\r
 377         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 378         {\r
 379                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 380                 \r
 381                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 382                 actually required. */\r
 383                 pxDescriptor->buf_p = NULL;\r
 384 \r
 385                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 386                 pxDescriptor->size = 0;\r
 387                 pxDescriptor->status = 0;\r
 388                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 389         }\r
 390 \r
 391         /* The last descriptor points back to the start. */\r
 392         pxDescriptor->status |= DL;\r
 393         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 394         \r
 395         /* Use the first Rx descriptor to start with. */\r
 396         pxCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 397 }\r
 398 /*-----------------------------------------------------------*/\r
 399 \r
 400 static unsigned char *prvGetNextBuffer( void )\r
 401 {\r
 402 long x;\r
 403 unsigned char *pucReturn = NULL;\r
 404 unsigned long ulAttempts = 0;\r
 405 \r
 406         while( pucReturn == NULL )\r
 407         {\r
 408                 /* Look through the buffers to find one that is not in use by\r
 409                 anything else. */\r
 410                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 411                 {\r
 412                         if( ucBufferInUse[ x ] == pdFALSE )\r
 413                         {\r
 414                                 ucBufferInUse[ x ] = pdTRUE;\r
 415                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 416                                 break;\r
 417                         }\r
 418                 }\r
 419 \r
 420                 /* Was a buffer found? */\r
 421                 if( pucReturn == NULL )\r
 422                 {\r
 423                         ulAttempts++;\r
 424 \r
 425                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 426                         {\r
 427                                 break;\r
 428                         }\r
 429 \r
 430                         /* Wait then look again. */\r
 431                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 432                 }\r
 433         }\r
 434 \r
 435         return pucReturn;\r
 436 }\r
 437 /*-----------------------------------------------------------*/\r
 438 \r
 439 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 440 {\r
 441 unsigned long ul;\r
 442 \r
 443         /* Return a buffer to the pool of free buffers. */\r
 444         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 445         {\r
 446                 if( &( xEthernetBuffers.cBuffer[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 447                 {\r
 448                         ucBufferInUse[ ul ] = pdFALSE;\r
 449                         break;\r
 450                 }\r
 451         }\r
 452 }\r
 453 /*-----------------------------------------------------------*/\r
 454 \r
 455 static void prvResetEverything( void )\r
 456 {\r
 457         /* Temporary code just to see if this gets called.  This function has not\r
 458         been implemented. */\r
 459         portDISABLE_INTERRUPTS();\r
 460         for( ;; );\r
 461 }\r
 462 /*-----------------------------------------------------------*/\r
 463 \r
 464 static unsigned long prvCheckRxFifoStatus( void )\r
 465 {\r
 466 unsigned long ulReturn = 0;\r
 467 \r
 468         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 469         {\r
 470                 /* Current descriptor is still active. */\r
 471         }\r
 472         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 473         {\r
 474                 /* Frame error.  Clear the error. */\r
 475                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 476                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 477                 pxCurrentRxDesc->status |= ACT;\r
 478                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 479 \r
 480                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 481                 {\r
 482                         /* Restart Ethernet if it has stopped. */\r
 483                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 484                 }       \r
 485         }\r
 486         else\r
 487         {\r
 488                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 489                 the frame should always be complete. */\r
 490                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 491                 {\r
 492                         ulReturn = pxCurrentRxDesc->size;\r
 493                 }\r
 494                 else\r
 495                 {\r
 496                         /* Do not expect to get here. */\r
 497                         prvResetEverything();\r
 498                 }\r
 499         }\r
 500         \r
 501         return ulReturn;\r
 502 }\r
 503 /*-----------------------------------------------------------*/\r
 504 \r
 505 static void prvResetMAC( void )\r
 506 {\r
 507         /* Ensure the EtherC and EDMAC are enabled. */\r
 508         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 509         vTaskDelay( 100 / portTICK_RATE_MS );\r
 510         \r
 511         EDMAC.EDMR.BIT.SWR = 1; \r
 512         \r
 513         /* Crude wait for reset to complete. */\r
 514         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 515 }\r
 516 /*-----------------------------------------------------------*/\r
 517 \r
 518 static void prvConfigureEtherCAndEDMAC( void )\r
 519 {\r
 520         /* Initialisation code taken from Renesas example project. */\r
 521         \r
 522         /* TODO:    Check   bit 5   */\r
 523         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 524 \r
 525         /* Set the EDMAC interrupt priority. */\r
 526         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 527 \r
 528         /* Enable interrupts of interest only. */\r
 529         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 530         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 531         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 532 \r
 533         /* EDMAC */\r
 534         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 535         #ifdef __LIT\r
 536                 EDMAC.EDMR.BIT.DE = 1;\r
 537         #endif\r
 538         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 539         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 540         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 541         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 542         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 543         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 544         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 545                 \r
 546         /* Enable the interrupt... */\r
 547         _IEN( _ETHER_EINT ) = 1;        \r
 548 }\r
 549 /*-----------------------------------------------------------*/\r
 550 \r
 551 #pragma interrupt ( vEMAC_ISR_Handler( vect = VECT_ETHER_EINT, enable ) )\r
 552 void vEMAC_ISR_Handler( void )\r
 553 {\r
 554 unsigned long ul = EDMAC.EESR.LONG;\r
 555 long lHigherPriorityTaskWoken = pdFALSE;\r
 556 extern xQueueHandle xEMACEventQueue;\r
 557 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 558 \r
 559         /* Has a Tx end occurred? */\r
 560         if( ul & emacTX_END_INTERRUPT )\r
 561         {\r
 562                 /* Only return the buffer to the pool once both Txes have completed. */\r
 563                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 564                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 565         }\r
 566 \r
 567         /* Has an Rx end occurred? */\r
 568         if( ul & emacRX_END_INTERRUPT )\r
 569         {\r
 570                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 571                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 572                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 573                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 574         }\r
 575 }\r
 576 \r