git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RSK_GNURX/RTOSDemo/IntQueueTimer.c

   1 /*\r
   2     FreeRTOS V8.2.2 - Copyright (C) 2015 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*\r
  71  * This file contains the non-portable and therefore RX62N specific parts of\r
  72  * the IntQueue standard demo task - namely the configuration of the timers\r
  73  * that generate the interrupts and the interrupt entry points.\r
  74  */\r
  75 \r
  76 /* Scheduler includes. */\r
  77 #include "FreeRTOS.h"\r
  78 #include "task.h"\r
  79 \r
  80 /* Demo includes. */\r
  81 #include "IntQueueTimer.h"\r
  82 #include "IntQueue.h"\r
  83 \r
  84 /* Hardware specifics. */\r
  85 #include "iodefine.h"\r
  86 \r
  87 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
  88 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )\r
  89 \r
  90 /* Handlers for the two timers used.  See the documentation page \r
  91 for this port on http://www.FreeRTOS.org for more information on writing\r
  92 interrupt handlers. */\r
  93 void vT0_1_ISR_Handler( void ) __attribute((interrupt));\r
  94 void vT2_3_ISR_Handler( void ) __attribute((interrupt));\r
  95 \r
  96 void vInitialiseTimerForIntQueueTest( void )\r
  97 {\r
  98         /* Ensure interrupts do not start until full configuration is complete. */\r
  99         portENTER_CRITICAL();\r
 100         {\r
 101                 /* Cascade two 8bit timer channels to generate the interrupts. \r
 102                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
 103                 utilised for this test. */\r
 104 \r
 105                 /* Enable the timers. */\r
 106                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
 107                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
 108 \r
 109                 /* Enable compare match A interrupt request. */\r
 110                 TMR0.TCR.BIT.CMIEA = 1;\r
 111                 TMR2.TCR.BIT.CMIEA = 1;\r
 112 \r
 113                 /* Clear the timer on compare match A. */\r
 114                 TMR0.TCR.BIT.CCLR = 1;\r
 115                 TMR2.TCR.BIT.CCLR = 1;\r
 116 \r
 117                 /* Set the compare match value. */\r
 118                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 119                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 120 \r
 121                 /* 16 bit operation ( count from timer 1,2 ). */\r
 122                 TMR0.TCCR.BIT.CSS = 3;\r
 123                 TMR2.TCCR.BIT.CSS = 3;\r
 124         \r
 125                 /* Use PCLK as the input. */\r
 126                 TMR1.TCCR.BIT.CSS = 1;\r
 127                 TMR3.TCCR.BIT.CSS = 1;\r
 128         \r
 129                 /* Divide PCLK by 8. */\r
 130                 TMR1.TCCR.BIT.CKS = 2;\r
 131                 TMR3.TCCR.BIT.CKS = 2;\r
 132         \r
 133                 /* Enable TMR 0, 2 interrupts. */\r
 134                 IEN( TMR0, CMIA0 ) = 1;\r
 135                 IEN( TMR2, CMIA2 ) = 1;\r
 136 \r
 137                 /* Set the timer interrupts to be above the kernel.  The interrupts are\r
 138                 assigned different priorities so they nest with each other. */\r
 139                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
 140                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );\r
 141         }\r
 142         portEXIT_CRITICAL();\r
 143         \r
 144         /* Ensure the interrupts are clear as they are edge detected. */\r
 145         IR( TMR0, CMIA0 ) = 0;\r
 146         IR( TMR2, CMIA2 ) = 0;\r
 147 }\r
 148 /*-----------------------------------------------------------*/\r
 149 \r
 150 void vT0_1_ISR_Handler( void )\r
 151 {\r
 152         /* Re-enabled interrupts. */\r
 153         __asm volatile( "SETPSW I" );\r
 154 \r
 155         /* Call the handler that is part of the common code - this is where the\r
 156         non-portable code ends and the actual test is performed. */\r
 157         portYIELD_FROM_ISR( xFirstTimerHandler() );     \r
 158 }\r
 159 /*-----------------------------------------------------------*/\r
 160 \r
 161 void vT2_3_ISR_Handler( void )\r
 162 {\r
 163         /* Re-enabled interrupts. */\r
 164         __asm volatile( "SETPSW I" );\r
 165 \r
 166         /* Call the handler that is part of the common code - this is where the\r
 167         non-portable code ends and the actual test is performed. */\r
 168         portYIELD_FROM_ISR( xSecondTimerHandler() );    \r
 169 }\r
 170 /*-----------------------------------------------------------*/\r
 171 \r
 172 \r
 173 \r
 174 \r
 175 \r
 176 \r