git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RSK_Renesas/RTOSDemo/IntQueueTimer.c

   1 /*\r
   2     FreeRTOS V7.5.3 - Copyright (C) 2013 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  29     >>! the source code for proprietary components outside of the FreeRTOS\r
  30     >>! kernel.\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /*\r
  67  * This file contains the non-portable and therefore RX62N specific parts of\r
  68  * the IntQueue standard demo task - namely the configuration of the timers\r
  69  * that generate the interrupts and the interrupt entry points.\r
  70  */\r
  71 \r
  72 /* Scheduler includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 \r
  76 /* Demo includes. */\r
  77 #include "IntQueueTimer.h"\r
  78 #include "IntQueue.h"\r
  79 \r
  80 /* Hardware specifics. */\r
  81 #include "iodefine.h"\r
  82 \r
  83 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
  84 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )\r
  85 \r
  86 void vInitialiseTimerForIntQueueTest( void )\r
  87 {\r
  88         /* Ensure interrupts do not start until full configuration is complete. */\r
  89         portENTER_CRITICAL();\r
  90         {\r
  91                 /* Cascade two 8bit timer channels to generate the interrupts. \r
  92                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
  93                 utilised for this test. */\r
  94 \r
  95                 /* Enable the timers. */\r
  96                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
  97                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
  98 \r
  99                 /* Enable compare match A interrupt request. */\r
 100                 TMR0.TCR.BIT.CMIEA = 1;\r
 101                 TMR2.TCR.BIT.CMIEA = 1;\r
 102 \r
 103                 /* Clear the timer on compare match A. */\r
 104                 TMR0.TCR.BIT.CCLR = 1;\r
 105                 TMR2.TCR.BIT.CCLR = 1;\r
 106 \r
 107                 /* Set the compare match value. */\r
 108                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 109                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 110 \r
 111                 /* 16 bit operation ( count from timer 1,2 ). */\r
 112                 TMR0.TCCR.BIT.CSS = 3;\r
 113                 TMR2.TCCR.BIT.CSS = 3;\r
 114         \r
 115                 /* Use PCLK as the input. */\r
 116                 TMR1.TCCR.BIT.CSS = 1;\r
 117                 TMR3.TCCR.BIT.CSS = 1;\r
 118         \r
 119                 /* Divide PCLK by 8. */\r
 120                 TMR1.TCCR.BIT.CKS = 2;\r
 121                 TMR3.TCCR.BIT.CKS = 2;\r
 122         \r
 123                 /* Enable TMR 0, 2 interrupts. */\r
 124                 IEN( TMR0, CMIA0 ) = 1;\r
 125                 IEN( TMR2, CMIA2 ) = 1;\r
 126 \r
 127                 /* Set the timer interrupts to be above the kernel.  The interrupts are\r
 128                 assigned different priorities so they nest with each other. */\r
 129                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
 130                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );\r
 131         }\r
 132         portEXIT_CRITICAL();\r
 133         \r
 134         /* Ensure the interrupts are clear as they are edge detected. */\r
 135         IR( TMR0, CMIA0 ) = 0;\r
 136         IR( TMR2, CMIA2 ) = 0;\r
 137 }\r
 138 /*-----------------------------------------------------------*/\r
 139 \r
 140 #pragma interrupt ( vT0_1InterruptHandler( vect = VECT_TMR0_CMIA0, enable ) )\r
 141 void vT0_1InterruptHandler( void )\r
 142 {\r
 143         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 144 }\r
 145 /*-----------------------------------------------------------*/\r
 146 \r
 147 #pragma interrupt ( vT2_3InterruptHandler( vect = VECT_TMR2_CMIA2, enable ) )\r
 148 void vT2_3InterruptHandler( void )\r
 149 {\r
 150         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 151 }\r
 152 \r
 153 \r
 154 \r
 155 \r