git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/SuperH_SH7216_Renesas/RTOSDemo/intprg.c

   1 /***********************************************************************/\r
   2 /*                                                                     */\r
   3 /*  FILE        :intprg.c                                              */\r
   4 /*  DATE        :Sun, Dec 27, 2009                                     */\r
   5 /*  DESCRIPTION :Interrupt Program                                     */\r
   6 /*  CPU TYPE    :Other                                                 */\r
   7 /*                                                                     */\r
   8 /*  This file is generated by Renesas Project Generator (Ver.4.16).    */\r
   9 /*                                                                     */\r
  10 /***********************************************************************/\r
  11                   \r
  12 \r
  13 \r
  14 #include <machine.h>\r
  15 #include "vect.h"\r
  16 #pragma section IntPRG\r
  17 \r
  18 // 4 Illegal code\r
  19 void INT_Illegal_code(void){for( ;; ); /* sleep(); */}\r
  20 \r
  21 // 5 Reserved\r
  22 \r
  23 // 6 Illegal slot\r
  24 void INT_Illegal_slot(void){for( ;; ); /* sleep(); */}\r
  25 // 7 Reserved\r
  26 \r
  27 // 8 Reserved\r
  28 \r
  29 // 9 CPU Address error\r
  30 void INT_CPU_Address(void){for( ;; ); /* sleep(); */}\r
  31 // 10 DMAC Address error\r
  32 void INT_DMAC_Address(void){for( ;; ); /* sleep(); */}\r
  33 // 11 NMI\r
  34 void INT_NMI(void){for( ;; ); /* sleep(); */}\r
  35 // 12 User breakpoint trap\r
  36 void INT_User_Break(void){for( ;; ); /* sleep(); */}\r
  37 // 13 Reserved\r
  38 \r
  39 // 14 H-UDI\r
  40 void INT_HUDI(void){for( ;; ); /* sleep(); */}\r
  41 // 15 Register bank over\r
  42 void INT_Bank_Overflow(void){for( ;; ); /* sleep(); */}\r
  43 // 16 Register bank under\r
  44 void INT_Bank_Underflow(void){for( ;; ); /* sleep(); */}\r
  45 // 17 ZERO DIV\r
  46 void INT_Divide_by_Zero(void){for( ;; ); /* sleep(); */}\r
  47 // 18 OVER DIV\r
  48 void INT_Divide_Overflow(void){for( ;; ); /* sleep(); */}\r
  49 // 19 Reserved\r
  50 \r
  51 // 20 Reserved\r
  52 \r
  53 // 21 Reserved\r
  54 \r
  55 // 22 Reserved\r
  56 \r
  57 // 23 Reserved\r
  58 \r
  59 // 24 Reserved\r
  60 \r
  61 // 25 Reserved\r
  62 \r
  63 // 26 Reserved\r
  64 \r
  65 // 27 Reserved\r
  66 \r
  67 // 28 Reserved\r
  68 \r
  69 // 29 Reserved\r
  70 \r
  71 // 30 Reserved\r
  72 \r
  73 // 31 Reserved\r
  74 \r
  75 // 32 TRAPA (User Vecter)\r
  76 void INT_TRAPA32(void){ for( ;; ); /* sleep(); */ }\r
  77 // 33 TRAPA (User Vecter)\r
  78 void INT_TRAPA33(void){for( ;; ); /* sleep(); */}\r
  79 // 34 TRAPA (User Vecter)\r
  80 void INT_TRAPA34(void){for( ;; ); /* sleep(); */}\r
  81 // 35 TRAPA (User Vecter)\r
  82 void INT_TRAPA35(void){for( ;; ); /* sleep(); */}\r
  83 // 36 TRAPA (User Vecter)\r
  84 void INT_TRAPA36(void){for( ;; ); /* sleep(); */}\r
  85 // 37 TRAPA (User Vecter)\r
  86 void INT_TRAPA37(void){for( ;; ); /* sleep(); */}\r
  87 // 38 TRAPA (User Vecter)\r
  88 void INT_TRAPA38(void){for( ;; ); /* sleep(); */}\r
  89 // 39 TRAPA (User Vecter)\r
  90 void INT_TRAPA39(void){for( ;; ); /* sleep(); */}\r
  91 // 40 TRAPA (User Vecter)\r
  92 void INT_TRAPA40(void){for( ;; ); /* sleep(); */}\r
  93 // 41 TRAPA (User Vecter)\r
  94 void INT_TRAPA41(void){for( ;; ); /* sleep(); */}\r
  95 // 42 TRAPA (User Vecter)\r
  96 void INT_TRAPA42(void){for( ;; ); /* sleep(); */}\r
  97 // 43 TRAPA (User Vecter)\r
  98 void INT_TRAPA43(void){for( ;; ); /* sleep(); */}\r
  99 // 44 TRAPA (User Vecter)\r
 100 void INT_TRAPA44(void){for( ;; ); /* sleep(); */}\r
 101 // 45 TRAPA (User Vecter)\r
 102 void INT_TRAPA45(void){for( ;; ); /* sleep(); */}\r
 103 // 46 TRAPA (User Vecter)\r
 104 void INT_TRAPA46(void){for( ;; ); /* sleep(); */}\r
 105 // 47 TRAPA (User Vecter)\r
 106 void INT_TRAPA47(void){for( ;; ); /* sleep(); */}\r
 107 // 48 TRAPA (User Vecter)\r
 108 void INT_TRAPA48(void){for( ;; ); /* sleep(); */}\r
 109 // 49 TRAPA (User Vecter)\r
 110 void INT_TRAPA49(void){for( ;; ); /* sleep(); */}\r
 111 // 50 TRAPA (User Vecter)\r
 112 void INT_TRAPA50(void){for( ;; ); /* sleep(); */}\r
 113 // 51 TRAPA (User Vecter)\r
 114 void INT_TRAPA51(void){for( ;; ); /* sleep(); */}\r
 115 // 52 TRAPA (User Vecter)\r
 116 void INT_TRAPA52(void){for( ;; ); /* sleep(); */}\r
 117 // 53 TRAPA (User Vecter)\r
 118 void INT_TRAPA53(void){for( ;; ); /* sleep(); */}\r
 119 // 54 TRAPA (User Vecter)\r
 120 void INT_TRAPA54(void){for( ;; ); /* sleep(); */}\r
 121 // 55 TRAPA (User Vecter)\r
 122 void INT_TRAPA55(void){for( ;; ); /* sleep(); */}\r
 123 // 56 TRAPA (User Vecter)\r
 124 void INT_TRAPA56(void){for( ;; ); /* sleep(); */}\r
 125 // 57 TRAPA (User Vecter)\r
 126 void INT_TRAPA57(void){for( ;; ); /* sleep(); */}\r
 127 // 58 TRAPA (User Vecter)\r
 128 void INT_TRAPA58(void){for( ;; ); /* sleep(); */}\r
 129 // 59 TRAPA (User Vecter)\r
 130 void INT_TRAPA59(void){for( ;; ); /* sleep(); */}\r
 131 // 60 TRAPA (User Vecter)\r
 132 void INT_TRAPA60(void){for( ;; ); /* sleep(); */}\r
 133 // 61 TRAPA (User Vecter)\r
 134 void INT_TRAPA61(void){for( ;; ); /* sleep(); */}\r
 135 // 62 TRAPA (User Vecter)\r
 136 void INT_TRAPA62(void){for( ;; ); /* sleep(); */}\r
 137 // 63 TRAPA (User Vecter)\r
 138 void INT_TRAPA63(void){for( ;; ); /* sleep(); */}\r
 139 // 64 Interrupt IRQ0\r
 140 void INT_IRQ0(void){for( ;; ); /* sleep(); */}\r
 141 // 65 Interrupt IRQ1\r
 142 void INT_IRQ1(void){for( ;; ); /* sleep(); */}\r
 143 // 66 Interrupt IRQ2\r
 144 void INT_IRQ2(void){for( ;; ); /* sleep(); */}\r
 145 // 67 Interrupt IRQ3\r
 146 void INT_IRQ3(void){for( ;; ); /* sleep(); */}\r
 147 // 68 Interrupt IRQ4\r
 148 void INT_IRQ4(void){for( ;; ); /* sleep(); */}\r
 149 // 69 Interrupt IRQ5\r
 150 void INT_IRQ5(void){for( ;; ); /* sleep(); */}\r
 151 // 70 Interrupt IRQ6\r
 152 void INT_IRQ6(void){for( ;; ); /* sleep(); */}\r
 153 // 71 Interrupt IRQ7\r
 154 void INT_IRQ7(void){for( ;; ); /* sleep(); */}\r
 155 // 72 Reserved\r
 156 \r
 157 // 73 Reserved\r
 158 \r
 159 // 74 Reserved\r
 160 \r
 161 // 75 Reserved\r
 162 \r
 163 // 76 Reserved\r
 164 \r
 165 // 77 Reserved\r
 166 \r
 167 // 78 Reserved\r
 168 \r
 169 // 79 Reserved\r
 170 \r
 171 // 80 Interrupt PINT0\r
 172 void INT_PINT0(void){for( ;; ); /* sleep(); */}\r
 173 // 81 Interrupt PINT1\r
 174 void INT_PINT1(void){for( ;; ); /* sleep(); */}\r
 175 // 82 Interrupt PINT2\r
 176 void INT_PINT2(void){for( ;; ); /* sleep(); */}\r
 177 // 83 Interrupt PINT3\r
 178 void INT_PINT3(void){for( ;; ); /* sleep(); */}\r
 179 // 84 Interrupt PINT4\r
 180 void INT_PINT4(void){for( ;; ); /* sleep(); */}\r
 181 // 85 Interrupt PINT5\r
 182 void INT_PINT5(void){for( ;; ); /* sleep(); */}\r
 183 // 86 Interrupt PINT6\r
 184 void INT_PINT6(void){for( ;; ); /* sleep(); */}\r
 185 // 87 Interrupt PINT7\r
 186 void INT_PINT7(void){for( ;; ); /* sleep(); */}\r
 187 // 88 Reserved\r
 188 \r
 189 // 89 Reserved\r
 190 \r
 191 // 90 Reserved\r
 192 \r
 193 // 91 ROM FIFE\r
 194 void INT_ROM_FIFE(void){for( ;; ); /* sleep(); */}\r
 195 // 92 A/D ADI0\r
 196 void INT_AD_ADI0(void){for( ;; ); /* sleep(); */}\r
 197 // 93 Reserved\r
 198 \r
 199 // 94 Reserved\r
 200 \r
 201 // 95 Reserved\r
 202 \r
 203 // 96 A/D ADI1\r
 204 void INT_AD_ADI1(void){for( ;; ); /* sleep(); */}\r
 205 // 97 Reserved\r
 206 \r
 207 // 98 Reserved\r
 208 \r
 209 // 99 Reserved\r
 210 \r
 211 // 100 Reserved\r
 212 \r
 213 // 101 Reserved\r
 214 \r
 215 // 102 Reserved\r
 216 \r
 217 // 103 Reserved\r
 218 \r
 219 // 104 RCANET0 ERS_0\r
 220 void INT_RCANET0_ERS_0(void){for( ;; ); /* sleep(); */}\r
 221 // 105 RCANET0 OVR_0\r
 222 void INT_RCANET0_OVR_0(void){for( ;; ); /* sleep(); */}\r
 223 // 106 RCANET0 RM01_0\r
 224 void INT_RCANET0_RM01_0(void){for( ;; ); /* sleep(); */}\r
 225 // 107 RCANET0 SLE_0\r
 226 void INT_RCANET0_SLE_0(void){for( ;; ); /* sleep(); */}\r
 227 // 108 DMAC0 DEI0\r
 228 void INT_DMAC0_DEI0(void){for( ;; ); /* sleep(); */}\r
 229 // 109 DMAC0 HEI0\r
 230 void INT_DMAC0_HEI0(void){for( ;; ); /* sleep(); */}\r
 231 // 110 Reserved\r
 232 \r
 233 // 111 Reserved\r
 234 \r
 235 // 112 DMAC1 DEI1\r
 236 void INT_DMAC1_DEI1(void){for( ;; ); /* sleep(); */}\r
 237 // 113 DMAC1 HEI1\r
 238 void INT_DMAC1_HEI1(void){for( ;; ); /* sleep(); */}\r
 239 // 114 Reserved\r
 240 \r
 241 // 115 Reserved\r
 242 \r
 243 // 116 DMAC2 DEI2\r
 244 void INT_DMAC2_DEI2(void){for( ;; ); /* sleep(); */}\r
 245 // 117 DMAC2 HEI2\r
 246 void INT_DMAC2_HEI2(void){for( ;; ); /* sleep(); */}\r
 247 // 118 Reserved\r
 248 \r
 249 // 119 Reserved\r
 250 \r
 251 // 120 DMAC3 DEI3\r
 252 void INT_DMAC3_DEI3(void){for( ;; ); /* sleep(); */}\r
 253 // 121 DMAC3 HEI3\r
 254 void INT_DMAC3_HEI3(void){for( ;; ); /* sleep(); */}\r
 255 // 122 Reserved\r
 256 \r
 257 // 123 Reserved\r
 258 \r
 259 // 124 DMAC4 DEI4\r
 260 void INT_DMAC4_DEI4(void){for( ;; ); /* sleep(); */}\r
 261 // 125 DMAC4 HEI4\r
 262 void INT_DMAC4_HEI4(void){for( ;; ); /* sleep(); */}\r
 263 // 126 Reserved\r
 264 \r
 265 // 127 Reserved\r
 266 \r
 267 // 128 DMAC5 DEI5\r
 268 void INT_DMAC5_DEI5(void){for( ;; ); /* sleep(); */}\r
 269 // 129 DMAC5 HEI5\r
 270 void INT_DMAC5_HEI5(void){for( ;; ); /* sleep(); */}\r
 271 // 130 Reserved\r
 272 \r
 273 // 131 Reserved\r
 274 \r
 275 // 132 DMAC6 DEI6\r
 276 void INT_DMAC6_DEI6(void){for( ;; ); /* sleep(); */}\r
 277 // 133 DMAC6 HEI6\r
 278 void INT_DMAC6_HEI6(void){for( ;; ); /* sleep(); */}\r
 279 // 134 Reserved\r
 280 \r
 281 // 135 Reserved\r
 282 \r
 283 // 136 DMAC7 DEI7\r
 284 void INT_DMAC7_DEI7(void){for( ;; ); /* sleep(); */}\r
 285 // 137 DMAC7 HEI7\r
 286 void INT_DMAC7_HEI7(void){for( ;; ); /* sleep(); */}\r
 287 // 138 Reserved\r
 288 \r
 289 // 139 Reserved\r
 290 \r
 291 // 140 CMT CMI0\r
 292 //void INT_CMT_CMI0(void){for( ;; ); /* sleep(); */}\r
 293 // 141 Reserved\r
 294 \r
 295 // 142 Reserved\r
 296 \r
 297 // 143 Reserved\r
 298 \r
 299 // 144 CMT CMI1\r
 300 void INT_CMT_CMI1(void){for( ;; ); /* sleep(); */}\r
 301 // 145 Reserved\r
 302 \r
 303 // 146 Reserved\r
 304 \r
 305 // 147 Reserved\r
 306 \r
 307 // 148 BSC CMTI\r
 308 void INT_BSC_CMTI(void){for( ;; ); /* sleep(); */}\r
 309 // 149 Reserved\r
 310 \r
 311 // 150 USB EP4FULL\r
 312 void INT_USB_EP4FULL(void){for( ;; ); /* sleep(); */}\r
 313 // 151 USB EP5EMPTY\r
 314 void INT_USB_EP5EMPTY(void){for( ;; ); /* sleep(); */}\r
 315 // 152 WDT ITI\r
 316 void INT_WDT_ITI(void){for( ;; ); /* sleep(); */}\r
 317 // 153 E-DMAC EINT0\r
 318 void INT_EDMAC_EINT0(void){for( ;; ); /* sleep(); */}\r
 319 // 154 USB EP1FULL\r
 320 void INT_USB_EP1FULL(void){for( ;; ); /* sleep(); */}\r
 321 // 155 USB EP2EMPTY\r
 322 void INT_USB_EP2EMPTY(void){for( ;; ); /* sleep(); */}\r
 323 // 156 MTU2 MTU0 TGI0A\r
 324 void INT_MTU2_MTU0_TGI0A(void){for( ;; ); /* sleep(); */}\r
 325 // 157 MTU2 MTU0 TGI0B\r
 326 void INT_MTU2_MTU0_TGI0B(void){for( ;; ); /* sleep(); */}\r
 327 // 158 MTU2 MTU0 TGI0C\r
 328 void INT_MTU2_MTU0_TGI0C(void){for( ;; ); /* sleep(); */}\r
 329 // 159 MTU2 MTU0 TGI0D\r
 330 void INT_MTU2_MTU0_TGI0D(void){for( ;; ); /* sleep(); */}\r
 331 // 160 MTU2 MTU0 TGI0V\r
 332 void INT_MTU2_MTU0_TGI0V(void){for( ;; ); /* sleep(); */}\r
 333 // 161 MTU2 MTU0 TGI0E\r
 334 void INT_MTU2_MTU0_TGI0E(void){for( ;; ); /* sleep(); */}\r
 335 // 162 MTU2 MTU0 TGI0F\r
 336 void INT_MTU2_MTU0_TGI0F(void){for( ;; ); /* sleep(); */}\r
 337 // 163 Reserved\r
 338 \r
 339 // 164 MTU2 MTU1 TGI1A\r
 340 void INT_MTU2_MTU1_TGI1A(void){for( ;; ); /* sleep(); */}\r
 341 // 165 MTU2 MTU1 TGI1B\r
 342 void INT_MTU2_MTU1_TGI1B(void){for( ;; ); /* sleep(); */}\r
 343 // 166 Reserved \r
 344 \r
 345 // 167 Reserved\r
 346 \r
 347 // 168 MTU2 MTU1 TGI1V\r
 348 void INT_MTU2_MTU1_TGI1V(void){for( ;; ); /* sleep(); */}\r
 349 // 169 MTU2 MTU1 TGI1U\r
 350 void INT_MTU2_MTU1_TGI1U(void){for( ;; ); /* sleep(); */}\r
 351 // 170 Reserved \r
 352 \r
 353 // 171 Reserved\r
 354 \r
 355 // 172 MTU2 MTU2 TGI2A\r
 356 void INT_MTU2_MTU2_TGI2A(void){for( ;; ); /* sleep(); */}\r
 357 // 173 MTU2 MTU2 TGI2B\r
 358 void INT_MTU2_MTU2_TGI2B(void){for( ;; ); /* sleep(); */}\r
 359 // 174 Reserved \r
 360 \r
 361 // 175 Reserved\r
 362 \r
 363 // 176 MTU2 MTU2 TGI2V\r
 364 void INT_MTU2_MTU2_TGI2V(void){for( ;; ); /* sleep(); */}\r
 365 // 177 MTU2 MTU2 TGI2U\r
 366 void INT_MTU2_MTU2_TGI2U(void){for( ;; ); /* sleep(); */}\r
 367 // 178 Reserved \r
 368 \r
 369 // 179 Reserved\r
 370 \r
 371 // 180 MTU2 MTU3 TGI3A\r
 372 void INT_MTU2_MTU3_TGI3A(void){for( ;; ); /* sleep(); */}\r
 373 // 181 MTU2 MTU3 TGI3B\r
 374 void INT_MTU2_MTU3_TGI3B(void){for( ;; ); /* sleep(); */}\r
 375 // 182 MTU2 MTU3 TGI3C\r
 376 void INT_MTU2_MTU3_TGI3C(void){for( ;; ); /* sleep(); */}\r
 377 // 183 MTU2 MTU3 TGI3D\r
 378 void INT_MTU2_MTU3_TGI3D(void){for( ;; ); /* sleep(); */}\r
 379 // 184 MTU2 MTU3 TGI3V\r
 380 void INT_MTU2_MTU3_TGI3V(void){for( ;; ); /* sleep(); */}\r
 381 // 185 Reserved \r
 382 \r
 383 // 186 Reserved\r
 384 \r
 385 // 187 Reserved \r
 386 \r
 387 // 188 MTU2 MTU4 TGI4A\r
 388 void INT_MTU2_MTU4_TGI4A(void){for( ;; ); /* sleep(); */}\r
 389 // 189 MTU2 MTU4 TGI4B\r
 390 void INT_MTU2_MTU4_TGI4B(void){for( ;; ); /* sleep(); */}\r
 391 // 190 MTU2 MTU4 TGI4C\r
 392 void INT_MTU2_MTU4_TGI4C(void){for( ;; ); /* sleep(); */}\r
 393 // 191 MTU2 MTU4 TGI4D\r
 394 void INT_MTU2_MTU4_TGI4D(void){for( ;; ); /* sleep(); */}\r
 395 // 192 MTU2 MTU4 TGI4V\r
 396 void INT_MTU2_MTU4_TGI4V(void){for( ;; ); /* sleep(); */}\r
 397 // 193 Reserved \r
 398 \r
 399 // 194 Reserved\r
 400 \r
 401 // 195 Reserved \r
 402 \r
 403 // 196 MTU2 MTU5 TGI5U\r
 404 void INT_MTU2_MTU5_TGI5U(void){for( ;; ); /* sleep(); */}\r
 405 // 197 MTU2 MTU5 TGI5V\r
 406 void INT_MTU2_MTU5_TGI5V(void){for( ;; ); /* sleep(); */}\r
 407 // 198 MTU2 MTU5 TGI5W\r
 408 void INT_MTU2_MTU5_TGI5W(void){for( ;; ); /* sleep(); */}\r
 409 // 199 Reserved \r
 410 \r
 411 // 200 POE2 OEI1\r
 412 void INT_POE2_OEI1(void){for( ;; ); /* sleep(); */}\r
 413 // 201 POE2 OEI2 \r
 414 void INT_POE2_OEI2(void){for( ;; ); /* sleep(); */}\r
 415 // 202 Reserved \r
 416 \r
 417 // 203 Reserved\r
 418 \r
 419 // 204 MTU2S MTU3S TGI3A \r
 420 void INT_MTU2S_MTU3S_TGI3A(void){for( ;; ); /* sleep(); */}\r
 421 // 205 MTU2S MTU3S TGI3B\r
 422 void INT_MTU2S_MTU3S_TGI3B(void){for( ;; ); /* sleep(); */}\r
 423 // 206 MTU2S MTU3S TGI3C\r
 424 void INT_MTU2S_MTU3S_TGI3C(void){for( ;; ); /* sleep(); */}\r
 425 // 207 MTU2S MTU3S TGI3D \r
 426 void INT_MTU2S_MTU3S_TGI3D(void){for( ;; ); /* sleep(); */}\r
 427 // 208 MTU2S MTU3S TGI3V\r
 428 void INT_MTU2S_MTU3S_TGI3V(void){for( ;; ); /* sleep(); */}\r
 429 // 209 Reserved \r
 430 \r
 431 // 210 Reserved \r
 432 \r
 433 // 211 Reserved\r
 434 \r
 435 // 212 MTU2S MTU4S TGI4A \r
 436 void INT_MTU2S_MTU4S_TGI4A(void){for( ;; ); /* sleep(); */}\r
 437 // 213 MTU2S MTU4S TGI4B \r
 438 void INT_MTU2S_MTU4S_TGI4B(void){for( ;; ); /* sleep(); */}\r
 439 // 214 MTU2S MTU4S TGI4C \r
 440 void INT_MTU2S_MTU4S_TGI4C(void){for( ;; ); /* sleep(); */}\r
 441 // 215 MTU2S MTU4S TGI4D \r
 442 void INT_MTU2S_MTU4S_TGI4D(void){for( ;; ); /* sleep(); */}\r
 443 // 216 MTU2S MTU4S TGI4V \r
 444 void INT_MTU2S_MTU4S_TGI4V(void){for( ;; ); /* sleep(); */}\r
 445 // 217 Reserved \r
 446 \r
 447 // 218 Reserved\r
 448 \r
 449 // 219 Reserved \r
 450 \r
 451 // 220 MTU2S MTU5S TGI5U \r
 452 void INT_MTU2S_MTU5S_TGI5U(void){for( ;; ); /* sleep(); */}\r
 453 // 221 MTU2S MTU5S TGI5V\r
 454 void INT_MTU2S_MTU5S_TGI5V(void){for( ;; ); /* sleep(); */}\r
 455 // 222 MTU2S MTU5S TGI5W \r
 456 void INT_MTU2S_MTU5S_TGI5W(void){for( ;; ); /* sleep(); */}\r
 457 // 223 Reserved\r
 458 \r
 459 // 224 POE2 OEI3\r
 460 void INT_POE2_OEI3(void){for( ;; ); /* sleep(); */}\r
 461 // 225 Reserved\r
 462 \r
 463 // 226 USB USI0\r
 464 void INT_USB_USI0(void){for( ;; ); /* sleep(); */}\r
 465 // 227 USB USI1\r
 466 void INT_USB_USI1(void){for( ;; ); /* sleep(); */}\r
 467 // 228 IIC3 STPI\r
 468 void INT_IIC3_STPI(void){for( ;; ); /* sleep(); */}\r
 469 // 229 IIC3 NAKI \r
 470 void INT_IIC3_NAKI(void){for( ;; ); /* sleep(); */}\r
 471 // 230 IIC3 RXI \r
 472 void INT_IIC3_RXI(void){for( ;; ); /* sleep(); */}\r
 473 // 231 IIC3 TXI\r
 474 void INT_IIC3_TXI(void){for( ;; ); /* sleep(); */}\r
 475 // 232 IIC3 TEI \r
 476 void INT_IIC3_TEI(void){for( ;; ); /* sleep(); */}\r
 477 // 233 RSPI SPERI\r
 478 void INT_RSPI_SPERI(void){for( ;; ); /* sleep(); */}\r
 479 // 234 RSPI SPRXI\r
 480 void INT_RSPI_SPRXI(void){for( ;; ); /* sleep(); */}\r
 481 // 235 RSPI SPTXI\r
 482 void INT_RSPI_SPTXI(void){for( ;; ); /* sleep(); */}\r
 483 // 236 SCI SCI4 ERI4\r
 484 void INT_SCI_SCI4_ERI4(void){for( ;; ); /* sleep(); */}\r
 485 // 237 SCI SCI4 RXI4\r
 486 void INT_SCI_SCI4_RXI4(void){for( ;; ); /* sleep(); */}\r
 487 // 238 SCI SCI4 TXI4\r
 488 void INT_SCI_SCI4_TXI4(void){for( ;; ); /* sleep(); */}\r
 489 // 239 SCI SCI4 TEI4\r
 490 void INT_SCI_SCI4_TEI4(void){for( ;; ); /* sleep(); */}\r
 491 // 240 SCI SCI0 ERI0\r
 492 void INT_SCI_SCI0_ERI0(void){for( ;; ); /* sleep(); */}\r
 493 // 241 SCI SCI0 RXI0\r
 494 void INT_SCI_SCI0_RXI0(void){for( ;; ); /* sleep(); */}\r
 495 // 242 SCI SCI0 TXI0\r
 496 void INT_SCI_SCI0_TXI0(void){for( ;; ); /* sleep(); */}\r
 497 // 243 SCI SCI0 TEI0\r
 498 void INT_SCI_SCI0_TEI0(void){for( ;; ); /* sleep(); */}\r
 499 // 244 SCI SCI1 ERI1\r
 500 void INT_SCI_SCI1_ERI1(void){for( ;; ); /* sleep(); */}\r
 501 // 245 SCI SCI1 RXI1\r
 502 void INT_SCI_SCI1_RXI1(void){for( ;; ); /* sleep(); */}\r
 503 // 246 SCI SCI1 TXI1\r
 504 void INT_SCI_SCI1_TXI1(void){for( ;; ); /* sleep(); */}\r
 505 // 247 SCI SCI1 TEI1\r
 506 void INT_SCI_SCI1_TEI1(void){for( ;; ); /* sleep(); */}\r
 507 // 248 SCI SCI2 ERI2\r
 508 void INT_SCI_SCI2_ERI2(void){for( ;; ); /* sleep(); */}\r
 509 // 249 SCI SCI2 RXI2\r
 510 void INT_SCI_SCI2_RXI2(void){for( ;; ); /* sleep(); */}\r
 511 // 250 SCI SCI2 TXI2\r
 512 void INT_SCI_SCI2_TXI2(void){for( ;; ); /* sleep(); */}\r
 513 // 251 SCI SCI2 TEI2\r
 514 void INT_SCI_SCI2_TEI2(void){for( ;; ); /* sleep(); */}\r
 515 // 252 SCIF SCIF3 BRI3\r
 516 void INT_SCIF_SCIF3_BRI3(void){for( ;; ); /* sleep(); */}\r
 517 // 253 SCIF SCIF3 ERI3\r
 518 void INT_SCIF_SCIF3_ERI3(void){for( ;; ); /* sleep(); */}\r
 519 // 254 SCIF SCIF3 RXI3\r
 520 void INT_SCIF_SCIF3_RXI3(void){for( ;; ); /* sleep(); */}\r
 521 // 255 SCIF SCIF3 TXI3\r
 522 void INT_SCIF_SCIF3_TXI3(void){for( ;; ); /* sleep(); */}\r
 523 // Dummy\r
 524 void Dummy(void){ for( ;; ); sleep(); }\r
 525 \r
 526 /* End of File */\r