git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM7_AT91FR40008/port.c

   1 /*\r
   2     FreeRTOS V7.6.0 - Copyright (C) 2013 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  29     >>! the source code for proprietary components outside of the FreeRTOS\r
  30     >>! kernel.\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 \r
  67 /*-----------------------------------------------------------\r
  68  * Implementation of functions defined in portable.h for the Atmel AT91R40008\r
  69  * port.\r
  70  *\r
  71  * Components that can be compiled to either ARM or THUMB mode are\r
  72  * contained in this file.  The ISR routines, which can only be compiled\r
  73  * to ARM mode are contained in portISR.c.\r
  74  *----------------------------------------------------------*/\r
  75 \r
  76 /* Standard includes. */\r
  77 #include <stdlib.h>\r
  78 \r
  79 /* Scheduler includes. */\r
  80 #include "FreeRTOS.h"\r
  81 #include "task.h"\r
  82 \r
  83 /* Hardware specific definitions. */\r
  84 #include "AT91R40008.h"\r
  85 #include "pio.h"\r
  86 #include "aic.h"\r
  87 #include "tc.h"\r
  88 \r
  89 /* Constants required to setup the task context. */\r
  90 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  91 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
  92 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
  93 #define portNO_CRITICAL_SECTION_NESTING ( ( StackType_t ) 0 )\r
  94 #define portTICK_PRIORITY_6                             ( 6 )\r
  95 /*-----------------------------------------------------------*/\r
  96 \r
  97 /* Setup the timer to generate the tick interrupts. */\r
  98 static void prvSetupTimerInterrupt( void );\r
  99 \r
 100 /* \r
 101  * The scheduler can only be started from ARM mode, so \r
 102  * vPortISRStartFirstSTask() is defined in portISR.c. \r
 103  */\r
 104 extern void vPortISRStartFirstTask( void );\r
 105 \r
 106 /*-----------------------------------------------------------*/\r
 107 \r
 108 /* \r
 109  * Initialise the stack of a task to look exactly as if a call to \r
 110  * portSAVE_CONTEXT had been called.\r
 111  *\r
 112  * See header file for description. \r
 113  */\r
 114 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 115 {\r
 116 StackType_t *pxOriginalTOS;\r
 117 \r
 118         pxOriginalTOS = pxTopOfStack;\r
 119         \r
 120         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 121         is not really required. */\r
 122         pxTopOfStack--;\r
 123 \r
 124         /* Setup the initial stack of the task.  The stack is set exactly as \r
 125         expected by the portRESTORE_CONTEXT() macro. */\r
 126 \r
 127         /* First on the stack is the return address - which in this case is the\r
 128         start of the task.  The offset is added to make the return address appear\r
 129         as it would within an IRQ ISR. */\r
 130         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
 131         pxTopOfStack--;\r
 132 \r
 133         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
 134         pxTopOfStack--; \r
 135         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 136         pxTopOfStack--;\r
 137         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 138         pxTopOfStack--; \r
 139         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 140         pxTopOfStack--; \r
 141         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 142         pxTopOfStack--; \r
 143         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 144         pxTopOfStack--; \r
 145         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 146         pxTopOfStack--; \r
 147         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 148         pxTopOfStack--; \r
 149         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 150         pxTopOfStack--; \r
 151         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 152         pxTopOfStack--; \r
 153         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 154         pxTopOfStack--; \r
 155         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 156         pxTopOfStack--; \r
 157         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 158         pxTopOfStack--; \r
 159         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 160         pxTopOfStack--; \r
 161 \r
 162         /* When the task starts is will expect to find the function parameter in\r
 163         R0. */\r
 164         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 165         pxTopOfStack--;\r
 166 \r
 167         /* The last thing onto the stack is the status register, which is set for\r
 168         system mode, with interrupts enabled. */\r
 169         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 170 \r
 171         #ifdef THUMB_INTERWORK\r
 172         {\r
 173                 /* We want the task to start in thumb mode. */\r
 174                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 175         }\r
 176         #endif\r
 177 \r
 178         pxTopOfStack--;\r
 179 \r
 180         /* Some optimisation levels use the stack differently to others.  This \r
 181         means the interrupt flags cannot always be stored on the stack and will\r
 182         instead be stored in a variable, which is then saved as part of the\r
 183         tasks context. */\r
 184         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 185 \r
 186         return pxTopOfStack;\r
 187 }\r
 188 /*-----------------------------------------------------------*/\r
 189 \r
 190 BaseType_t xPortStartScheduler( void )\r
 191 {\r
 192         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 193         here already. */\r
 194         prvSetupTimerInterrupt();\r
 195 \r
 196         /* Start the first task. */\r
 197         vPortISRStartFirstTask();       \r
 198 \r
 199         /* Should not get here! */\r
 200         return 0;\r
 201 }\r
 202 /*-----------------------------------------------------------*/\r
 203 \r
 204 void vPortEndScheduler( void )\r
 205 {\r
 206         /* It is unlikely that the ARM port will require this function as there\r
 207         is nothing to return to.  */\r
 208 }\r
 209 /*-----------------------------------------------------------*/\r
 210 \r
 211 /*\r
 212  * Setup the tick timer to generate the tick interrupts at the required frequency.\r
 213  */\r
 214 static void prvSetupTimerInterrupt( void )\r
 215 {\r
 216 volatile uint32_t ulDummy;\r
 217 \r
 218         /* Enable clock to the tick timer... */\r
 219         AT91C_BASE_PS->PS_PCER = portTIMER_CLK_ENABLE_BIT;\r
 220 \r
 221         /* Stop the tick timer... */\r
 222         portTIMER_REG_BASE_PTR->TC_CCR = TC_CLKDIS;\r
 223 \r
 224         /* Start with tick timer interrupts disabled... */\r
 225         portTIMER_REG_BASE_PTR->TC_IDR = 0xFFFFFFFF;\r
 226 \r
 227         /* Clear any pending tick timer interrupts... */\r
 228         ulDummy = portTIMER_REG_BASE_PTR->TC_SR;\r
 229 \r
 230         /* Store interrupt handler function address in tick timer vector register...\r
 231         The ISR installed depends on whether the preemptive or cooperative\r
 232         scheduler is being used. */\r
 233         #if configUSE_PREEMPTION == 1\r
 234         {\r
 235                 extern void ( vPreemptiveTick )( void );\r
 236                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( uint32_t ) vPreemptiveTick;\r
 237         }\r
 238         #else  // else use cooperative scheduler\r
 239         {\r
 240                 extern void ( vNonPreemptiveTick )( void );\r
 241                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( uint32_t ) vNonPreemptiveTick;\r
 242         }\r
 243         #endif\r
 244 \r
 245         /* Tick timer interrupt level-sensitive, priority 6... */\r
 246         AT91C_BASE_AIC->AIC_SMR[ portTIMER_AIC_CHANNEL ] = AIC_SRCTYPE_INT_LEVEL_SENSITIVE | portTICK_PRIORITY_6;\r
 247 \r
 248         /* Enable the tick timer interrupt...\r
 249 \r
 250         First at timer level */\r
 251         portTIMER_REG_BASE_PTR->TC_IER = TC_CPCS;\r
 252 \r
 253         /* Then at the AIC level. */\r
 254         AT91C_BASE_AIC->AIC_IECR = (1 << portTIMER_AIC_CHANNEL);\r
 255 \r
 256         /* Calculate timer compare value to achieve the desired tick rate... */\r
 257         if( (configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2) ) <= 0xFFFF )\r
 258         {\r
 259                 /* The tick rate is fast enough for us to use the faster timer input\r
 260                 clock (main clock / 2). */\r
 261                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK2 | TC_BURST_NONE | TC_CPCTRG;\r
 262                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2);\r
 263         }\r
 264         else\r
 265         {\r
 266                 /* We must use a slower timer input clock (main clock / 8) because the\r
 267                 tick rate is too slow for the faster input clock. */\r
 268                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK8 | TC_BURST_NONE | TC_CPCTRG;\r
 269                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 8);\r
 270         }\r
 271 \r
 272         /* Start tick timer... */\r
 273         portTIMER_REG_BASE_PTR->TC_CCR = TC_SWTRG | TC_CLKEN;\r
 274 }\r
 275 /*-----------------------------------------------------------*/\r
 276 \r