git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc1 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
  79 defined.  The value should also ensure backward compatibility.\r
  80 FreeRTOS.org versions prior to V4.4.0 did not include this definition. */\r
  81 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  82         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  83 #endif\r
  84 \r
  85 #ifndef configSYSTICK_CLOCK_HZ\r
  86         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  87         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  88         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  89 #else\r
  90         /* The way the SysTick is clocked is not modified in case it is not the same\r
  91         as the core. */\r
  92         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  93 #endif\r
  94 \r
  95 /* Constants required to manipulate the core.  Registers first... */\r
  96 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  97 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  98 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  99 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 100 /* ...then bits in the registers. */\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 121 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 122 \r
 123 /* Constants required to set up the initial stack. */\r
 124 #define portINITIAL_XPSR                                        ( 0x01000000UL )\r
 125 \r
 126 /* The systick is a 24-bit counter. */\r
 127 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 128 \r
 129 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 130 occurred while the SysTick counter is stopped during tickless idle\r
 131 calculations. */\r
 132 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 133 \r
 134 /* Let the user override the pre-loading of the initial LR with the address of\r
 135 prvTaskExitError() in case it messes up unwinding of the stack in the\r
 136 debugger. */\r
 137 #ifdef configTASK_RETURN_ADDRESS\r
 138         #define portTASK_RETURN_ADDRESS configTASK_RETURN_ADDRESS\r
 139 #else\r
 140         #define portTASK_RETURN_ADDRESS prvTaskExitError\r
 141 #endif\r
 142 \r
 143 /* Each task maintains its own interrupt status in the critical nesting\r
 144 variable. */\r
 145 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 146 \r
 147 /*\r
 148  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 149  * file is weak to allow application writers to change the timer used to\r
 150  * generate the tick interrupt.\r
 151  */\r
 152 void vPortSetupTimerInterrupt( void );\r
 153 \r
 154 /*\r
 155  * Exception handlers.\r
 156  */\r
 157 void xPortPendSVHandler( void ) __attribute__ (( naked ));\r
 158 void xPortSysTickHandler( void );\r
 159 void vPortSVCHandler( void ) __attribute__ (( naked ));\r
 160 \r
 161 /*\r
 162  * Start first task is a separate function so it can be tested in isolation.\r
 163  */\r
 164 static void prvPortStartFirstTask( void ) __attribute__ (( naked ));\r
 165 \r
 166 /*\r
 167  * Used to catch tasks that attempt to return from their implementing function.\r
 168  */\r
 169 static void prvTaskExitError( void );\r
 170 \r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 /*\r
 174  * The number of SysTick increments that make up one tick period.\r
 175  */\r
 176 #if configUSE_TICKLESS_IDLE == 1\r
 177         static uint32_t ulTimerCountsForOneTick = 0;\r
 178 #endif /* configUSE_TICKLESS_IDLE */\r
 179 \r
 180 /*\r
 181  * The maximum number of tick periods that can be suppressed is limited by the\r
 182  * 24 bit resolution of the SysTick timer.\r
 183  */\r
 184 #if configUSE_TICKLESS_IDLE == 1\r
 185         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 186 #endif /* configUSE_TICKLESS_IDLE */\r
 187 \r
 188 /*\r
 189  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 190  * power functionality only.\r
 191  */\r
 192 #if configUSE_TICKLESS_IDLE == 1\r
 193         static uint32_t ulStoppedTimerCompensation = 0;\r
 194 #endif /* configUSE_TICKLESS_IDLE */\r
 195 \r
 196 /*\r
 197  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 198  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 199  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 200  */\r
 201 #if ( configASSERT_DEFINED == 1 )\r
 202          static uint8_t ucMaxSysCallPriority = 0;\r
 203          static uint32_t ulMaxPRIGROUPValue = 0;\r
 204          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 205 #endif /* configASSERT_DEFINED */\r
 206 \r
 207 /*-----------------------------------------------------------*/\r
 208 \r
 209 /*\r
 210  * See header file for description.\r
 211  */\r
 212 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 213 {\r
 214         /* Simulate the stack frame as it would be created by a context switch\r
 215         interrupt. */\r
 216         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 217         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 218         pxTopOfStack--;\r
 219         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 220         pxTopOfStack--;\r
 221         *pxTopOfStack = ( StackType_t ) portTASK_RETURN_ADDRESS;        /* LR */\r
 222         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 223         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 224         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 225 \r
 226         return pxTopOfStack;\r
 227 }\r
 228 /*-----------------------------------------------------------*/\r
 229 \r
 230 static void prvTaskExitError( void )\r
 231 {\r
 232         /* A function that implements a task must not exit or attempt to return to\r
 233         its caller as there is nothing to return to.  If a task wants to exit it\r
 234         should instead call vTaskDelete( NULL ).\r
 235 \r
 236         Artificially force an assert() to be triggered if configASSERT() is\r
 237         defined, then stop here so application writers can catch the error. */\r
 238         configASSERT( uxCriticalNesting == ~0UL );\r
 239         portDISABLE_INTERRUPTS();\r
 240         for( ;; );\r
 241 }\r
 242 /*-----------------------------------------------------------*/\r
 243 \r
 244 void vPortSVCHandler( void )\r
 245 {\r
 246         __asm volatile (\r
 247                                         "       ldr     r3, pxCurrentTCBConst2          \n" /* Restore the context. */\r
 248                                         "       ldr r1, [r3]                                    \n" /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 249                                         "       ldr r0, [r1]                                    \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 250                                         "       ldmia r0!, {r4-r11}                             \n" /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 251                                         "       msr psp, r0                                             \n" /* Restore the task stack pointer. */\r
 252                                         "       isb                                                             \n"\r
 253                                         "       mov r0, #0                                              \n"\r
 254                                         "       msr     basepri, r0                                     \n"\r
 255                                         "       orr r14, #0xd                                   \n"\r
 256                                         "       bx r14                                                  \n"\r
 257                                         "                                                                       \n"\r
 258                                         "       .align 4                                                \n"\r
 259                                         "pxCurrentTCBConst2: .word pxCurrentTCB                         \n"\r
 260                                 );\r
 261 }\r
 262 /*-----------------------------------------------------------*/\r
 263 \r
 264 static void prvPortStartFirstTask( void )\r
 265 {\r
 266         __asm volatile(\r
 267                                         " ldr r0, =0xE000ED08   \n" /* Use the NVIC offset register to locate the stack. */\r
 268                                         " ldr r0, [r0]                  \n"\r
 269                                         " ldr r0, [r0]                  \n"\r
 270                                         " msr msp, r0                   \n" /* Set the msp back to the start of the stack. */\r
 271                                         " cpsie i                               \n" /* Globally enable interrupts. */\r
 272                                         " cpsie f                               \n"\r
 273                                         " dsb                                   \n"\r
 274                                         " isb                                   \n"\r
 275                                         " svc 0                                 \n" /* System call to start first task. */\r
 276                                         " nop                                   \n"\r
 277                                 );\r
 278 }\r
 279 /*-----------------------------------------------------------*/\r
 280 \r
 281 /*\r
 282  * See header file for description.\r
 283  */\r
 284 BaseType_t xPortStartScheduler( void )\r
 285 {\r
 286         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 287         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 288         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 289 \r
 290         #if( configASSERT_DEFINED == 1 )\r
 291         {\r
 292                 volatile uint32_t ulOriginalPriority;\r
 293                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 294                 volatile uint8_t ucMaxPriorityValue;\r
 295 \r
 296                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 297                 functions can be called.  ISR safe functions are those that end in\r
 298                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 299                 ensure interrupt entry is as fast and simple as possible.\r
 300 \r
 301                 Save the interrupt priority value that is about to be clobbered. */\r
 302                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 303 \r
 304                 /* Determine the number of priority bits available.  First write to all\r
 305                 possible bits. */\r
 306                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 307 \r
 308                 /* Read the value back to see how many bits stuck. */\r
 309                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 310 \r
 311                 /* Use the same mask on the maximum system call priority. */\r
 312                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 313 \r
 314                 /* Calculate the maximum acceptable priority group value for the number\r
 315                 of bits read back. */\r
 316                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 317                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 318                 {\r
 319                         ulMaxPRIGROUPValue--;\r
 320                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 321                 }\r
 322 \r
 323                 /* Shift the priority group value back to its position within the AIRCR\r
 324                 register. */\r
 325                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 326                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 327 \r
 328                 /* Restore the clobbered interrupt priority register to its original\r
 329                 value. */\r
 330                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 331         }\r
 332         #endif /* conifgASSERT_DEFINED */\r
 333 \r
 334         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 335         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 336         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 337 \r
 338         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 339         here already. */\r
 340         vPortSetupTimerInterrupt();\r
 341 \r
 342         /* Initialise the critical nesting count ready for the first task. */\r
 343         uxCriticalNesting = 0;\r
 344 \r
 345         /* Start the first task. */\r
 346         prvPortStartFirstTask();\r
 347 \r
 348         /* Should never get here as the tasks will now be executing!  Call the task\r
 349         exit error function to prevent compiler warnings about a static function\r
 350         not being called in the case that the application writer overrides this\r
 351         functionality by defining configTASK_RETURN_ADDRESS. */\r
 352         prvTaskExitError();\r
 353 \r
 354         /* Should not get here! */\r
 355         return 0;\r
 356 }\r
 357 /*-----------------------------------------------------------*/\r
 358 \r
 359 void vPortEndScheduler( void )\r
 360 {\r
 361         /* Not implemented in ports where there is nothing to return to.\r
 362         Artificially force an assert. */\r
 363         configASSERT( uxCriticalNesting == 1000UL );\r
 364 }\r
 365 /*-----------------------------------------------------------*/\r
 366 \r
 367 void vPortEnterCritical( void )\r
 368 {\r
 369         portDISABLE_INTERRUPTS();\r
 370         uxCriticalNesting++;\r
 371 \r
 372         /* This is not the interrupt safe version of the enter critical function so\r
 373         assert() if it is being called from an interrupt context.  Only API\r
 374         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 375         the critical nesting count is 1 to protect against recursive calls if the\r
 376         assert function also uses a critical section. */\r
 377         if( uxCriticalNesting == 1 )\r
 378         {\r
 379                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 380         }\r
 381 }\r
 382 /*-----------------------------------------------------------*/\r
 383 \r
 384 void vPortExitCritical( void )\r
 385 {\r
 386         configASSERT( uxCriticalNesting );\r
 387         uxCriticalNesting--;\r
 388         if( uxCriticalNesting == 0 )\r
 389         {\r
 390                 portENABLE_INTERRUPTS();\r
 391         }\r
 392 }\r
 393 /*-----------------------------------------------------------*/\r
 394 \r
 395 void xPortPendSVHandler( void )\r
 396 {\r
 397         /* This is a naked function. */\r
 398 \r
 399         __asm volatile\r
 400         (\r
 401         "       mrs r0, psp                                                     \n"\r
 402         "       isb                                                                     \n"\r
 403         "                                                                               \n"\r
 404         "       ldr     r3, pxCurrentTCBConst                   \n" /* Get the location of the current TCB. */\r
 405         "       ldr     r2, [r3]                                                \n"\r
 406         "                                                                               \n"\r
 407         "       stmdb r0!, {r4-r11}                                     \n" /* Save the remaining registers. */\r
 408         "       str r0, [r2]                                            \n" /* Save the new top of stack into the first member of the TCB. */\r
 409         "                                                                               \n"\r
 410         "       stmdb sp!, {r3, r14}                            \n"\r
 411         "       mov r0, %0                                                      \n"\r
 412         "       msr basepri, r0                                         \n"\r
 413         "       bl vTaskSwitchContext                           \n"\r
 414         "       mov r0, #0                                                      \n"\r
 415         "       msr basepri, r0                                         \n"\r
 416         "       ldmia sp!, {r3, r14}                            \n"\r
 417         "                                                                               \n"     /* Restore the context, including the critical nesting count. */\r
 418         "       ldr r1, [r3]                                            \n"\r
 419         "       ldr r0, [r1]                                            \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 420         "       ldmia r0!, {r4-r11}                                     \n" /* Pop the registers. */\r
 421         "       msr psp, r0                                                     \n"\r
 422         "       isb                                                                     \n"\r
 423         "       bx r14                                                          \n"\r
 424         "                                                                               \n"\r
 425         "       .align 4                                                        \n"\r
 426         "pxCurrentTCBConst: .word pxCurrentTCB  \n"\r
 427         ::"i"(configMAX_SYSCALL_INTERRUPT_PRIORITY)\r
 428         );\r
 429 }\r
 430 /*-----------------------------------------------------------*/\r
 431 \r
 432 void xPortSysTickHandler( void )\r
 433 {\r
 434         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 435         executes all interrupts must be unmasked.  There is therefore no need to\r
 436         save and then restore the interrupt mask value as its value is already\r
 437         known. */\r
 438         portDISABLE_INTERRUPTS();\r
 439         {\r
 440                 /* Increment the RTOS tick. */\r
 441                 if( xTaskIncrementTick() != pdFALSE )\r
 442                 {\r
 443                         /* A context switch is required.  Context switching is performed in\r
 444                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 445                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 446                 }\r
 447         }\r
 448         portENABLE_INTERRUPTS();\r
 449 }\r
 450 /*-----------------------------------------------------------*/\r
 451 \r
 452 #if configUSE_TICKLESS_IDLE == 1\r
 453 \r
 454         __attribute__((weak)) void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 455         {\r
 456         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 457         TickType_t xModifiableIdleTime;\r
 458 \r
 459                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 460                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 461                 {\r
 462                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 463                 }\r
 464 \r
 465                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 466                 is accounted for as best it can be, but using the tickless mode will\r
 467                 inevitably result in some tiny drift of the time maintained by the\r
 468                 kernel with respect to calendar time. */\r
 469                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 470 \r
 471                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 472                 tick periods.  -1 is used because this code will execute part way\r
 473                 through one of the tick periods. */\r
 474                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 475                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 476                 {\r
 477                         ulReloadValue -= ulStoppedTimerCompensation;\r
 478                 }\r
 479 \r
 480                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 481                 method as that will mask interrupts that should exit sleep mode. */\r
 482                 __asm volatile( "cpsid i" );\r
 483 \r
 484                 /* If a context switch is pending or a task is waiting for the scheduler\r
 485                 to be unsuspended then abandon the low power entry. */\r
 486                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 487                 {\r
 488                         /* Restart from whatever is left in the count register to complete\r
 489                         this tick period. */\r
 490                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 491 \r
 492                         /* Restart SysTick. */\r
 493                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 494 \r
 495                         /* Reset the reload register to the value required for normal tick\r
 496                         periods. */\r
 497                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 498 \r
 499                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 500                         above. */\r
 501                         __asm volatile( "cpsie i" );\r
 502                 }\r
 503                 else\r
 504                 {\r
 505                         /* Set the new reload value. */\r
 506                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 507 \r
 508                         /* Clear the SysTick count flag and set the count value back to\r
 509                         zero. */\r
 510                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 511 \r
 512                         /* Restart SysTick. */\r
 513                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 514 \r
 515                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 516                         set its parameter to 0 to indicate that its implementation contains\r
 517                         its own wait for interrupt or wait for event instruction, and so wfi\r
 518                         should not be executed again.  However, the original expected idle\r
 519                         time variable must remain unmodified, so a copy is taken. */\r
 520                         xModifiableIdleTime = xExpectedIdleTime;\r
 521                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 522                         if( xModifiableIdleTime > 0 )\r
 523                         {\r
 524                                 __asm volatile( "dsb" );\r
 525                                 __asm volatile( "wfi" );\r
 526                                 __asm volatile( "isb" );\r
 527                         }\r
 528                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 529 \r
 530                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 531                         accounted for as best it can be, but using the tickless mode will\r
 532                         inevitably result in some tiny drift of the time maintained by the\r
 533                         kernel with respect to calendar time. */\r
 534                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 535                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 536 \r
 537                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 538                         above. */\r
 539                         __asm volatile( "cpsie i" );\r
 540 \r
 541                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 542                         {\r
 543                                 uint32_t ulCalculatedLoadValue;\r
 544 \r
 545                                 /* The tick interrupt has already executed, and the SysTick\r
 546                                 count reloaded with ulReloadValue.  Reset the\r
 547                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 548                                 period. */\r
 549                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 550 \r
 551                                 /* Don't allow a tiny value, or values that have somehow\r
 552                                 underflowed because the post sleep hook did something\r
 553                                 that took too long. */\r
 554                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 555                                 {\r
 556                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 557                                 }\r
 558 \r
 559                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 560 \r
 561                                 /* The tick interrupt handler will already have pended the tick\r
 562                                 processing in the kernel.  As the pending tick will be\r
 563                                 processed as soon as this function exits, the tick value\r
 564                                 maintained by the tick is stepped forward by one less than the\r
 565                                 time spent waiting. */\r
 566                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 567                         }\r
 568                         else\r
 569                         {\r
 570                                 /* Something other than the tick interrupt ended the sleep.\r
 571                                 Work out how long the sleep lasted rounded to complete tick\r
 572                                 periods (not the ulReload value which accounted for part\r
 573                                 ticks). */\r
 574                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 575 \r
 576                                 /* How many complete tick periods passed while the processor\r
 577                                 was waiting? */\r
 578                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 579 \r
 580                                 /* The reload value is set to whatever fraction of a single tick\r
 581                                 period remains. */\r
 582                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 583                         }\r
 584 \r
 585                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 586                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 587                         value.  The critical section is used to ensure the tick interrupt\r
 588                         can only execute once in the case that the reload register is near\r
 589                         zero. */\r
 590                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 591                         portENTER_CRITICAL();\r
 592                         {\r
 593                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 594                                 vTaskStepTick( ulCompleteTickPeriods );\r
 595                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 596                         }\r
 597                         portEXIT_CRITICAL();\r
 598                 }\r
 599         }\r
 600 \r
 601 #endif /* #if configUSE_TICKLESS_IDLE */\r
 602 /*-----------------------------------------------------------*/\r
 603 \r
 604 /*\r
 605  * Setup the systick timer to generate the tick interrupts at the required\r
 606  * frequency.\r
 607  */\r
 608 __attribute__(( weak )) void vPortSetupTimerInterrupt( void )\r
 609 {\r
 610         /* Calculate the constants required to configure the tick interrupt. */\r
 611         #if configUSE_TICKLESS_IDLE == 1\r
 612         {\r
 613                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 614                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 615                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 616         }\r
 617         #endif /* configUSE_TICKLESS_IDLE */\r
 618 \r
 619         /* Configure SysTick to interrupt at the requested rate. */\r
 620         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 621         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 622 }\r
 623 /*-----------------------------------------------------------*/\r
 624 \r
 625 #if( configASSERT_DEFINED == 1 )\r
 626 \r
 627         void vPortValidateInterruptPriority( void )\r
 628         {\r
 629         uint32_t ulCurrentInterrupt;\r
 630         uint8_t ucCurrentPriority;\r
 631 \r
 632                 /* Obtain the number of the currently executing interrupt. */\r
 633                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 634 \r
 635                 /* Is the interrupt number a user defined interrupt? */\r
 636                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 637                 {\r
 638                         /* Look up the interrupt's priority. */\r
 639                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 640 \r
 641                         /* The following assertion will fail if a service routine (ISR) for\r
 642                         an interrupt that has been assigned a priority above\r
 643                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 644                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 645                         from interrupts that have been assigned a priority at or below\r
 646                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 647 \r
 648                         Numerically low interrupt priority numbers represent logically high\r
 649                         interrupt priorities, therefore the priority of the interrupt must\r
 650                         be set to a value equal to or numerically *higher* than\r
 651                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 652 \r
 653                         Interrupts that use the FreeRTOS API must not be left at their\r
 654                         default priority of     zero as that is the highest possible priority,\r
 655                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 656                         and     therefore also guaranteed to be invalid.\r
 657 \r
 658                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 659                         interrupt entry is as fast and simple as possible.\r
 660 \r
 661                         The following links provide detailed information:\r
 662                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 663                         http://www.freertos.org/FAQHelp.html */\r
 664                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 665                 }\r
 666 \r
 667                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 668                 that define each interrupt's priority to be split between bits that\r
 669                 define the interrupt's pre-emption priority bits and bits that define\r
 670                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 671                 to be pre-emption priority bits.  The following assertion will fail if\r
 672                 this is not the case (if some bits represent a sub-priority).\r
 673 \r
 674                 If the application only uses CMSIS libraries for interrupt\r
 675                 configuration then the correct setting can be achieved on all Cortex-M\r
 676                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 677                 scheduler.  Note however that some vendor specific peripheral libraries\r
 678                 assume a non-zero priority group setting, in which cases using a value\r
 679                 of zero will result in unpredicable behaviour. */\r
 680                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 681         }\r
 682 \r
 683 #endif /* configASSERT_DEFINED */\r
 684 \r
 685 \r
 686 \r
 687 \r
 688 \r
 689 \r
 690 \r
 691 \r
 692 \r
 693 \r
 694 \r
 695 \r
 696 \r
 697 \r
 698 \r
 699 \r
 700 \r
 701 \r
 702 \r
 703 \r
 704 \r