git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/MicroBlaze/portasm.s

   1 /*\r
   2  * FreeRTOS Kernel V10.3.0\r
   3  * Copyright (C) 2020 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27         .extern pxCurrentTCB\r
  28         .extern vTaskISRHandler\r
  29         .extern vTaskSwitchContext\r
  30         .extern uxCriticalNesting\r
  31         .extern pulISRStack\r
  32 \r
  33         .global __FreeRTOS_interrupt_handler\r
  34         .global VPortYieldASM\r
  35         .global vStartFirstTask\r
  36 \r
  37 \r
  38 .macro portSAVE_CONTEXT\r
  39         /* Make room for the context on the stack. */\r
  40         addik r1, r1, -132\r
  41         /* Save r31 so it can then be used. */\r
  42         swi r31, r1, 4\r
  43         /* Copy the msr into r31 - this is stacked later. */\r
  44         mfs r31, rmsr\r
  45         /* Stack general registers. */\r
  46         swi r30, r1, 12\r
  47         swi r29, r1, 16\r
  48         swi r28, r1, 20\r
  49         swi r27, r1, 24\r
  50         swi r26, r1, 28\r
  51         swi r25, r1, 32\r
  52         swi r24, r1, 36\r
  53         swi r23, r1, 40\r
  54         swi r22, r1, 44\r
  55         swi r21, r1, 48\r
  56         swi r20, r1, 52\r
  57         swi r19, r1, 56\r
  58         swi r18, r1, 60\r
  59         swi r17, r1, 64\r
  60         swi r16, r1, 68\r
  61         swi r15, r1, 72\r
  62         swi r13, r1, 80\r
  63         swi r12, r1, 84\r
  64         swi r11, r1, 88\r
  65         swi r10, r1, 92\r
  66         swi r9, r1, 96\r
  67         swi r8, r1, 100\r
  68         swi r7, r1, 104\r
  69         swi r6, r1, 108\r
  70         swi r5, r1, 112\r
  71         swi r4, r1, 116\r
  72         swi r3, r1, 120\r
  73         swi r2, r1, 124\r
  74         /* Stack the critical section nesting value. */\r
  75         lwi r3, r0, uxCriticalNesting\r
  76         swi r3, r1, 128\r
  77         /* Save the top of stack value to the TCB. */\r
  78         lwi r3, r0, pxCurrentTCB\r
  79         sw      r1, r0, r3\r
  80         \r
  81         .endm\r
  82 \r
  83 .macro portRESTORE_CONTEXT\r
  84         /* Load the top of stack value from the TCB. */\r
  85         lwi r3, r0, pxCurrentTCB\r
  86         lw      r1, r0, r3      \r
  87         /* Restore the general registers. */\r
  88         lwi r31, r1, 4          \r
  89         lwi r30, r1, 12         \r
  90         lwi r29, r1, 16 \r
  91         lwi r28, r1, 20 \r
  92         lwi r27, r1, 24 \r
  93         lwi r26, r1, 28 \r
  94         lwi r25, r1, 32 \r
  95         lwi r24, r1, 36 \r
  96         lwi r23, r1, 40 \r
  97         lwi r22, r1, 44 \r
  98         lwi r21, r1, 48 \r
  99         lwi r20, r1, 52 \r
 100         lwi r19, r1, 56 \r
 101         lwi r18, r1, 60 \r
 102         lwi r17, r1, 64 \r
 103         lwi r16, r1, 68 \r
 104         lwi r15, r1, 72 \r
 105         lwi r14, r1, 76 \r
 106         lwi r13, r1, 80 \r
 107         lwi r12, r1, 84 \r
 108         lwi r11, r1, 88 \r
 109         lwi r10, r1, 92 \r
 110         lwi r9, r1, 96  \r
 111         lwi r8, r1, 100 \r
 112         lwi r7, r1, 104\r
 113         lwi r6, r1, 108\r
 114         lwi r5, r1, 112\r
 115         lwi r4, r1, 116\r
 116         lwi r2, r1, 124\r
 117 \r
 118         /* Load the critical nesting value. */\r
 119         lwi r3, r1, 128\r
 120         swi r3, r0, uxCriticalNesting\r
 121 \r
 122         /* Obtain the MSR value from the stack. */\r
 123         lwi r3, r1, 8\r
 124 \r
 125         /* Are interrupts enabled in the MSR?  If so return using an return from \r
 126         interrupt instruction to ensure interrupts are enabled only once the task\r
 127         is running again. */\r
 128         andi r3, r3, 2\r
 129         beqid r3, 36\r
 130         or r0, r0, r0\r
 131 \r
 132         /* Reload the rmsr from the stack, clear the enable interrupt bit in the\r
 133         value before saving back to rmsr register, then return enabling interrupts\r
 134         as we return. */\r
 135         lwi r3, r1, 8\r
 136         andi r3, r3, ~2\r
 137         mts rmsr, r3\r
 138         lwi r3, r1, 120\r
 139         addik r1, r1, 132\r
 140         rtid r14, 0\r
 141         or r0, r0, r0\r
 142 \r
 143         /* Reload the rmsr from the stack, place it in the rmsr register, and\r
 144         return without enabling interrupts. */\r
 145         lwi r3, r1, 8\r
 146         mts rmsr, r3\r
 147         lwi r3, r1, 120\r
 148         addik r1, r1, 132\r
 149         rtsd r14, 0\r
 150         or r0, r0, r0\r
 151 \r
 152         .endm\r
 153 \r
 154         .text\r
 155         .align  2\r
 156 \r
 157 \r
 158 __FreeRTOS_interrupt_handler:\r
 159         portSAVE_CONTEXT\r
 160         /* Entered via an interrupt so interrupts must be enabled in msr. */\r
 161         ori r31, r31, 2\r
 162         /* Stack msr. */\r
 163         swi r31, r1, 8\r
 164         /* Stack the return address.  As we entered via an interrupt we do\r
 165         not need to modify the return address prior to stacking. */\r
 166         swi r14, r1, 76\r
 167         /* Now switch to use the ISR stack. */\r
 168         lwi r3, r0, pulISRStack\r
 169         add r1, r3, r0\r
 170         bralid r15, vTaskISRHandler\r
 171         or r0, r0, r0\r
 172         portRESTORE_CONTEXT\r
 173 \r
 174 \r
 175 VPortYieldASM:\r
 176         portSAVE_CONTEXT\r
 177         /* Stack msr. */\r
 178         swi r31, r1, 8\r
 179         /* Modify the return address so we return to the instruction after the\r
 180         exception. */\r
 181         addi r14, r14, 8\r
 182         swi r14, r1, 76\r
 183         /* Now switch to use the ISR stack. */\r
 184         lwi r3, r0, pulISRStack\r
 185         add r1, r3, r0\r
 186         bralid r15, vTaskSwitchContext\r
 187         or r0, r0, r0\r
 188         portRESTORE_CONTEXT\r
 189 \r
 190 vStartFirstTask:\r
 191         portRESTORE_CONTEXT\r
 192         \r
 193         \r
 194 \r
 195 \r
 196 \r
 197 \r