git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/STR75x/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.0.1\r
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ST STR75x ARM7\r
  30  * port.\r
  31  *----------------------------------------------------------*/\r
  32 \r
  33 /* Library includes. */\r
  34 #include "75x_tb.h"\r
  35 #include "75x_eic.h"\r
  36 \r
  37 /* Scheduler includes. */\r
  38 #include "FreeRTOS.h"\r
  39 #include "task.h"\r
  40 \r
  41 /* Constants required to setup the initial stack. */\r
  42 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  43 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
  44 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
  45 \r
  46 /* Constants required to handle critical sections. */\r
  47 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
  48 \r
  49 /* Prescale used on the timer clock when calculating the tick period. */\r
  50 #define portPRESCALE 20\r
  51 \r
  52 \r
  53 /*-----------------------------------------------------------*/\r
  54 \r
  55 /* Setup the TB to generate the tick interrupts. */\r
  56 static void prvSetupTimerInterrupt( void );\r
  57 \r
  58 /*-----------------------------------------------------------*/\r
  59 \r
  60 /*\r
  61  * Initialise the stack of a task to look exactly as if a call to\r
  62  * portSAVE_CONTEXT had been called.\r
  63  *\r
  64  * See header file for description.\r
  65  */\r
  66 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
  67 {\r
  68 StackType_t *pxOriginalTOS;\r
  69 \r
  70         pxOriginalTOS = pxTopOfStack;\r
  71 \r
  72         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
  73         is not really required. */\r
  74         pxTopOfStack--;\r
  75 \r
  76         /* Setup the initial stack of the task.  The stack is set exactly as\r
  77         expected by the portRESTORE_CONTEXT() macro. */\r
  78 \r
  79         /* First on the stack is the return address - which in this case is the\r
  80         start of the task.  The offset is added to make the return address appear\r
  81         as it would within an IRQ ISR. */\r
  82         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
  83         pxTopOfStack--;\r
  84 \r
  85         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
  86         pxTopOfStack--; \r
  87         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
  88         pxTopOfStack--;\r
  89         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
  90         pxTopOfStack--; \r
  91         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
  92         pxTopOfStack--; \r
  93         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
  94         pxTopOfStack--; \r
  95         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
  96         pxTopOfStack--; \r
  97         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
  98         pxTopOfStack--; \r
  99         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 100         pxTopOfStack--; \r
 101         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 102         pxTopOfStack--; \r
 103         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 104         pxTopOfStack--; \r
 105         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 106         pxTopOfStack--; \r
 107         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 108         pxTopOfStack--; \r
 109         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 110         pxTopOfStack--; \r
 111         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 112         pxTopOfStack--; \r
 113 \r
 114         /* When the task starts is will expect to find the function parameter in\r
 115         R0. */\r
 116         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 117         pxTopOfStack--;\r
 118 \r
 119         /* The status register is set for system mode, with interrupts enabled. */\r
 120         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 121 \r
 122         #ifdef THUMB_INTERWORK\r
 123         {\r
 124                 /* We want the task to start in thumb mode. */\r
 125                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 126         }\r
 127         #endif\r
 128 \r
 129         pxTopOfStack--;\r
 130 \r
 131         /* Interrupt flags cannot always be stored on the stack and will\r
 132         instead be stored in a variable, which is then saved as part of the\r
 133         tasks context. */\r
 134         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 135 \r
 136         return pxTopOfStack;    \r
 137 }\r
 138 /*-----------------------------------------------------------*/\r
 139 \r
 140 BaseType_t xPortStartScheduler( void )\r
 141 {\r
 142 extern void vPortISRStartFirstTask( void );\r
 143 \r
 144         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 145         here already. */\r
 146         prvSetupTimerInterrupt();\r
 147 \r
 148         /* Start the first task. */\r
 149         vPortISRStartFirstTask();       \r
 150 \r
 151         /* Should not get here! */\r
 152         return 0;\r
 153 }\r
 154 /*-----------------------------------------------------------*/\r
 155 \r
 156 void vPortEndScheduler( void )\r
 157 {\r
 158         /* It is unlikely that the ARM port will require this function as there\r
 159         is nothing to return to.  */\r
 160 }\r
 161 /*-----------------------------------------------------------*/\r
 162 \r
 163 static void prvSetupTimerInterrupt( void )\r
 164 {\r
 165 EIC_IRQInitTypeDef  EIC_IRQInitStructure;       \r
 166 TB_InitTypeDef      TB_InitStructure;\r
 167 \r
 168         /* Setup the EIC for the TB. */\r
 169         EIC_IRQInitStructure.EIC_IRQChannelCmd = ENABLE;\r
 170         EIC_IRQInitStructure.EIC_IRQChannel = TB_IRQChannel;\r
 171         EIC_IRQInitStructure.EIC_IRQChannelPriority = 1;\r
 172         EIC_IRQInit(&EIC_IRQInitStructure);\r
 173         \r
 174         /* Setup the TB for the generation of the tick interrupt. */\r
 175         TB_InitStructure.TB_Mode = TB_Mode_Timing;\r
 176         TB_InitStructure.TB_CounterMode = TB_CounterMode_Down;\r
 177         TB_InitStructure.TB_Prescaler = portPRESCALE - 1;\r
 178         TB_InitStructure.TB_AutoReload = ( ( configCPU_CLOCK_HZ / portPRESCALE ) / configTICK_RATE_HZ );\r
 179         TB_Init(&TB_InitStructure);\r
 180         \r
 181         /* Enable TB Update interrupt */\r
 182         TB_ITConfig(TB_IT_Update, ENABLE);\r
 183 \r
 184         /* Clear TB Update interrupt pending bit */\r
 185         TB_ClearITPendingBit(TB_IT_Update);\r
 186 \r
 187         /* Enable TB */\r
 188         TB_Cmd(ENABLE);\r
 189 }\r
 190 /*-----------------------------------------------------------*/\r
 191 \r
 192 \r
 193 \r
 194 \r
 195 \r
 196 \r
 197 \r