git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CA5_No_GIC/port.c

   1 /*\r
   2     FreeRTOS V8.0.1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* Standard includes. */\r
  67 #include <stdlib.h>\r
  68 \r
  69 /* IAR includes. */\r
  70 #include <intrinsics.h>\r
  71 \r
  72 /* Scheduler includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 \r
  76 #if configUSE_PORT_OPTIMISED_TASK_SELECTION == 1\r
  77         /* Check the configuration. */\r
  78         #if( configMAX_PRIORITIES > 32 )\r
  79                 #error configUSE_PORT_OPTIMISED_TASK_SELECTION can only be set to 1 when configMAX_PRIORITIES is less than or equal to 32.  It is very rare that a system requires more than 10 to 15 difference priorities as tasks that share a priority will time slice.\r
  80         #endif\r
  81 #endif /* configUSE_PORT_OPTIMISED_TASK_SELECTION */\r
  82 \r
  83 /* A critical section is exited when the critical section nesting count reaches\r
  84 this value. */\r
  85 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
  86 \r
  87 /* Tasks are not created with a floating point context, but can be given a\r
  88 floating point context after they have been created.  A variable is stored as\r
  89 part of the tasks context that holds portNO_FLOATING_POINT_CONTEXT if the task\r
  90 does not have an FPU context, or any other value if the task does have an FPU\r
  91 context. */\r
  92 #define portNO_FLOATING_POINT_CONTEXT   ( ( StackType_t ) 0 )\r
  93 \r
  94 /* Constants required to setup the initial task context. */\r
  95 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  96 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
  97 #define portTHUMB_MODE_ADDRESS                  ( 0x01UL )\r
  98 \r
  99 /* Masks all bits in the APSR other than the mode bits. */\r
 100 #define portAPSR_MODE_BITS_MASK                 ( 0x1F )\r
 101 \r
 102 /* The value of the mode bits in the APSR when the CPU is executing in user\r
 103 mode. */\r
 104 #define portAPSR_USER_MODE                              ( 0x10 )\r
 105 \r
 106 /*-----------------------------------------------------------*/\r
 107 \r
 108 /*\r
 109  * Starts the first task executing.  This function is necessarily written in\r
 110  * assembly code so is implemented in portASM.s.\r
 111  */\r
 112 extern void vPortRestoreTaskContext( void );\r
 113 \r
 114 /*-----------------------------------------------------------*/\r
 115 \r
 116 /* A variable is used to keep track of the critical section nesting.  This\r
 117 variable has to be stored as part of the task context and must be initialised to\r
 118 a non zero value to ensure interrupts don't inadvertently become unmasked before\r
 119 the scheduler starts.  As it is stored as part of the task context it will\r
 120 automatically be set to 0 when the first task is started. */\r
 121 volatile uint32_t ulCriticalNesting = 9999UL;\r
 122 \r
 123 /* Saved as part of the task context.  If ulPortTaskHasFPUContext is non-zero\r
 124 then a floating point context must be saved and restored for the task. */\r
 125 uint32_t ulPortTaskHasFPUContext = pdFALSE;\r
 126 \r
 127 /* Set to 1 to pend a context switch from an ISR. */\r
 128 uint32_t ulPortYieldRequired = pdFALSE;\r
 129 \r
 130 /* Counts the interrupt nesting depth.  A context switch is only performed if\r
 131 if the nesting depth is 0. */\r
 132 uint32_t ulPortInterruptNesting = 0UL;\r
 133 \r
 134 \r
 135 /*-----------------------------------------------------------*/\r
 136 \r
 137 #warning What about branch distance in asm file.\r
 138 #warning Does not support flop use in ISRs.\r
 139 #warning Level interrupts must be cleared in their handling function.\r
 140 #warning Can this be made generic by defining the vector address register externally?\r
 141 \r
 142 /*\r
 143  * See header file for description.\r
 144  */\r
 145 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 146 {\r
 147         /* Setup the initial stack of the task.  The stack is set exactly as\r
 148         expected by the portRESTORE_CONTEXT() macro.\r
 149 \r
 150         The fist real value on the stack is the status register, which is set for\r
 151         system mode, with interrupts enabled.  A few NULLs are added first to ensure\r
 152         GDB does not try decoding a non-existent return address. */\r
 153         *pxTopOfStack = NULL;\r
 154         pxTopOfStack--;\r
 155         *pxTopOfStack = NULL;\r
 156         pxTopOfStack--;\r
 157         *pxTopOfStack = NULL;\r
 158         pxTopOfStack--;\r
 159         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 160 \r
 161         if( ( ( uint32_t ) pxCode & portTHUMB_MODE_ADDRESS ) != 0x00UL )\r
 162         {\r
 163                 /* The task will start in THUMB mode. */\r
 164                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 165         }\r
 166 \r
 167         pxTopOfStack--;\r
 168 #warning What about task exit error function?\r
 169         /* Next the return address, which in this case is the start of the task. */\r
 170         *pxTopOfStack = ( StackType_t ) pxCode;\r
 171         pxTopOfStack--;\r
 172 \r
 173         /* Next all the registers other than the stack pointer. */\r
 174         *pxTopOfStack = ( StackType_t ) 0x00000000;     /* R14 */\r
 175         pxTopOfStack--;\r
 176         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 177         pxTopOfStack--;\r
 178         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 179         pxTopOfStack--;\r
 180         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 181         pxTopOfStack--;\r
 182         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 183         pxTopOfStack--;\r
 184         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 185         pxTopOfStack--;\r
 186         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 187         pxTopOfStack--;\r
 188         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 189         pxTopOfStack--;\r
 190         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 191         pxTopOfStack--;\r
 192         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 193         pxTopOfStack--;\r
 194         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 195         pxTopOfStack--;\r
 196         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 197         pxTopOfStack--;\r
 198         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 199         pxTopOfStack--;\r
 200         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 201         pxTopOfStack--;\r
 202 \r
 203         /* The task will start with a critical nesting count of 0 as interrupts are\r
 204         enabled. */\r
 205         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 206         pxTopOfStack--;\r
 207 \r
 208         /* The task will start without a floating point context.  A task that uses\r
 209         the floating point hardware must call vPortTaskUsesFPU() before executing\r
 210         any floating point instructions. */\r
 211         *pxTopOfStack = portNO_FLOATING_POINT_CONTEXT;\r
 212 \r
 213         return pxTopOfStack;\r
 214 }\r
 215 /*-----------------------------------------------------------*/\r
 216 \r
 217 BaseType_t xPortStartScheduler( void )\r
 218 {\r
 219 uint32_t ulAPSR;\r
 220 \r
 221         /* Only continue if the CPU is not in User mode.  The CPU must be in a\r
 222         Privileged mode for the scheduler to start. */\r
 223         __asm volatile ( "MRS %0, APSR" : "=r" ( ulAPSR ) );\r
 224         ulAPSR &= portAPSR_MODE_BITS_MASK;\r
 225         configASSERT( ulAPSR != portAPSR_USER_MODE );\r
 226 \r
 227         if( ulAPSR != portAPSR_USER_MODE )\r
 228         {\r
 229                 /* Start the timer that generates the tick ISR. */\r
 230                 configSETUP_TICK_INTERRUPT();\r
 231 #warning Install spurious handler\r
 232                 __enable_irq();\r
 233                 vPortRestoreTaskContext();\r
 234         }\r
 235 \r
 236         /* Will only get here if xTaskStartScheduler() was called with the CPU in\r
 237         a non-privileged mode or the binary point register was not set to its lowest\r
 238         possible value. */\r
 239         return 0;\r
 240 }\r
 241 /*-----------------------------------------------------------*/\r
 242 \r
 243 void vPortEndScheduler( void )\r
 244 {\r
 245         /* Not implemented in ports where there is nothing to return to.\r
 246         Artificially force an assert. */\r
 247         configASSERT( ulCriticalNesting == 1000UL );\r
 248 }\r
 249 /*-----------------------------------------------------------*/\r
 250 \r
 251 void vPortEnterCritical( void )\r
 252 {\r
 253         portDISABLE_INTERRUPTS();\r
 254 \r
 255         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 256         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 257         portENTER_CRITICAL() has been called. */\r
 258         ulCriticalNesting++;\r
 259 \r
 260         /* This is not the interrupt safe version of the enter critical function so\r
 261         assert() if it is being called from an interrupt context.  Only API\r
 262         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 263         the critical nesting count is 1 to protect against recursive calls if the\r
 264         assert function also uses a critical section. */\r
 265         if( ulCriticalNesting == 1 )\r
 266         {\r
 267                 configASSERT( ulPortInterruptNesting == 0 );\r
 268         }\r
 269 }\r
 270 /*-----------------------------------------------------------*/\r
 271 \r
 272 void vPortExitCritical( void )\r
 273 {\r
 274         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 275         {\r
 276                 /* Decrement the nesting count as the critical section is being\r
 277                 exited. */\r
 278                 ulCriticalNesting--;\r
 279 \r
 280                 /* If the nesting level has reached zero then all interrupt\r
 281                 priorities must be re-enabled. */\r
 282                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 283                 {\r
 284                         /* Critical nesting has reached zero so all interrupt priorities\r
 285                         should be unmasked. */\r
 286                         portENABLE_INTERRUPTS();\r
 287                 }\r
 288         }\r
 289 }\r
 290 /*-----------------------------------------------------------*/\r
 291 \r
 292 void FreeRTOS_Tick_Handler( void )\r
 293 {\r
 294         portDISABLE_INTERRUPTS();\r
 295 \r
 296         /* Increment the RTOS tick. */\r
 297         if( xTaskIncrementTick() != pdFALSE )\r
 298         {\r
 299                 ulPortYieldRequired = pdTRUE;\r
 300         }\r
 301 \r
 302         portENABLE_INTERRUPTS();\r
 303         configCLEAR_TICK_INTERRUPT();\r
 304 }\r
 305 /*-----------------------------------------------------------*/\r
 306 \r
 307 void vPortTaskUsesFPU( void )\r
 308 {\r
 309 uint32_t ulInitialFPSCR = 0;\r
 310 \r
 311         /* A task is registering the fact that it needs an FPU context.  Set the\r
 312         FPU flag (which is saved as part of the task context). */\r
 313         ulPortTaskHasFPUContext = pdTRUE;\r
 314 \r
 315         /* Initialise the floating point status register. */\r
 316         __asm( "FMXR    FPSCR, %0" :: "r" (ulInitialFPSCR) );\r
 317 }\r
 318 /*-----------------------------------------------------------*/\r
 319 \r
 320 \r
 321 \r