git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V8.2.3 - Copyright (C) 2015 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* IAR includes. */\r
  75 #include <intrinsics.h>\r
  76 \r
  77 /* Scheduler includes. */\r
  78 #include "FreeRTOS.h"\r
  79 #include "task.h"\r
  80 \r
  81 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  82         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  83 #endif\r
  84 \r
  85 #ifndef configSYSTICK_CLOCK_HZ\r
  86         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  87         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  88         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  89 #else\r
  90         /* The way the SysTick is clocked is not modified in case it is not the same\r
  91         as the core. */\r
  92         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  93 #endif\r
  94 \r
  95 /* Constants required to manipulate the core.  Registers first... */\r
  96 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  97 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  98 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  99 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 100 /* ...then bits in the registers. */\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 121 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 122 \r
 123 /* Constants required to set up the initial stack. */\r
 124 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 125 \r
 126 /* The systick is a 24-bit counter. */\r
 127 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 128 \r
 129 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 130 occurred while the SysTick counter is stopped during tickless idle\r
 131 calculations. */\r
 132 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 133 \r
 134 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
 135 defined.  The value 255 should also ensure backward compatibility.\r
 136 FreeRTOS.org versions prior to V4.3.0 did not include this definition. */\r
 137 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
 138         #define configKERNEL_INTERRUPT_PRIORITY 255\r
 139 #endif\r
 140 \r
 141 /* Each task maintains its own interrupt status in the critical nesting\r
 142 variable. */\r
 143 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 144 \r
 145 /*\r
 146  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 147  * file is weak to allow application writers to change the timer used to\r
 148  * generate the tick interrupt.\r
 149  */\r
 150 void vPortSetupTimerInterrupt( void );\r
 151 \r
 152 /*\r
 153  * Exception handlers.\r
 154  */\r
 155 void xPortSysTickHandler( void );\r
 156 \r
 157 /*\r
 158  * Start first task is a separate function so it can be tested in isolation.\r
 159  */\r
 160 extern void vPortStartFirstTask( void );\r
 161 \r
 162 /*\r
 163  * Used to catch tasks that attempt to return from their implementing function.\r
 164  */\r
 165 static void prvTaskExitError( void );\r
 166 \r
 167 /*-----------------------------------------------------------*/\r
 168 \r
 169 /*\r
 170  * The number of SysTick increments that make up one tick period.\r
 171  */\r
 172 #if configUSE_TICKLESS_IDLE == 1\r
 173         static uint32_t ulTimerCountsForOneTick = 0;\r
 174 #endif /* configUSE_TICKLESS_IDLE */\r
 175 \r
 176 /*\r
 177  * The maximum number of tick periods that can be suppressed is limited by the\r
 178  * 24 bit resolution of the SysTick timer.\r
 179  */\r
 180 #if configUSE_TICKLESS_IDLE == 1\r
 181         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 182 #endif /* configUSE_TICKLESS_IDLE */\r
 183 \r
 184 /*\r
 185  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 186  * power functionality only.\r
 187  */\r
 188 #if configUSE_TICKLESS_IDLE == 1\r
 189         static uint32_t ulStoppedTimerCompensation = 0;\r
 190 #endif /* configUSE_TICKLESS_IDLE */\r
 191 \r
 192 /*\r
 193  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 194  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 195  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 196  */\r
 197 #if ( configASSERT_DEFINED == 1 )\r
 198          static uint8_t ucMaxSysCallPriority = 0;\r
 199          static uint32_t ulMaxPRIGROUPValue = 0;\r
 200          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 201 #endif /* configASSERT_DEFINED */\r
 202 \r
 203 /*-----------------------------------------------------------*/\r
 204 \r
 205 /*\r
 206  * See header file for description.\r
 207  */\r
 208 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 209 {\r
 210         /* Simulate the stack frame as it would be created by a context switch\r
 211         interrupt. */\r
 212         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 213         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 214         pxTopOfStack--;\r
 215         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 216         pxTopOfStack--;\r
 217         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 218         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 219         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 220         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 221 \r
 222         return pxTopOfStack;\r
 223 }\r
 224 /*-----------------------------------------------------------*/\r
 225 \r
 226 static void prvTaskExitError( void )\r
 227 {\r
 228         /* A function that implements a task must not exit or attempt to return to\r
 229         its caller as there is nothing to return to.  If a task wants to exit it\r
 230         should instead call vTaskDelete( NULL ).\r
 231 \r
 232         Artificially force an assert() to be triggered if configASSERT() is\r
 233         defined, then stop here so application writers can catch the error. */\r
 234         configASSERT( uxCriticalNesting == ~0UL );\r
 235         portDISABLE_INTERRUPTS();\r
 236         for( ;; );\r
 237 }\r
 238 /*-----------------------------------------------------------*/\r
 239 \r
 240 /*\r
 241  * See header file for description.\r
 242  */\r
 243 BaseType_t xPortStartScheduler( void )\r
 244 {\r
 245         #if( configASSERT_DEFINED == 1 )\r
 246         {\r
 247                 volatile uint32_t ulOriginalPriority;\r
 248                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 249                 volatile uint8_t ucMaxPriorityValue;\r
 250 \r
 251                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 252                 functions can be called.  ISR safe functions are those that end in\r
 253                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 254                 ensure interrupt entry is as fast and simple as possible.\r
 255 \r
 256                 Save the interrupt priority value that is about to be clobbered. */\r
 257                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 258 \r
 259                 /* Determine the number of priority bits available.  First write to all\r
 260                 possible bits. */\r
 261                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 262 \r
 263                 /* Read the value back to see how many bits stuck. */\r
 264                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 265 \r
 266                 /* Use the same mask on the maximum system call priority. */\r
 267                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 268 \r
 269                 /* Calculate the maximum acceptable priority group value for the number\r
 270                 of bits read back. */\r
 271                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 272                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 273                 {\r
 274                         ulMaxPRIGROUPValue--;\r
 275                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 276                 }\r
 277 \r
 278                 /* Shift the priority group value back to its position within the AIRCR\r
 279                 register. */\r
 280                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 281                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 282 \r
 283                 /* Restore the clobbered interrupt priority register to its original\r
 284                 value. */\r
 285                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 286         }\r
 287         #endif /* conifgASSERT_DEFINED */\r
 288 \r
 289         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 290         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 291         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 292 \r
 293         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 294         here already. */\r
 295         vPortSetupTimerInterrupt();\r
 296 \r
 297         /* Initialise the critical nesting count ready for the first task. */\r
 298         uxCriticalNesting = 0;\r
 299 \r
 300         /* Start the first task. */\r
 301         vPortStartFirstTask();\r
 302 \r
 303         /* Should not get here! */\r
 304         return 0;\r
 305 }\r
 306 /*-----------------------------------------------------------*/\r
 307 \r
 308 void vPortEndScheduler( void )\r
 309 {\r
 310         /* Not implemented in ports where there is nothing to return to.\r
 311         Artificially force an assert. */\r
 312         configASSERT( uxCriticalNesting == 1000UL );\r
 313 }\r
 314 /*-----------------------------------------------------------*/\r
 315 \r
 316 void vPortYield( void )\r
 317 {\r
 318         /* Set a PendSV to request a context switch. */\r
 319         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 320 \r
 321         /* Barriers are normally not required but do ensure the code is completely\r
 322         within the specified behaviour for the architecture. */\r
 323         __DSB();\r
 324         __ISB();\r
 325 }\r
 326 /*-----------------------------------------------------------*/\r
 327 \r
 328 void vPortEnterCritical( void )\r
 329 {\r
 330         portDISABLE_INTERRUPTS();\r
 331         uxCriticalNesting++;\r
 332         __DSB();\r
 333         __ISB();\r
 334 \r
 335         /* This is not the interrupt safe version of the enter critical function so\r
 336         assert() if it is being called from an interrupt context.  Only API\r
 337         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 338         the critical nesting count is 1 to protect against recursive calls if the\r
 339         assert function also uses a critical section. */\r
 340         if( uxCriticalNesting == 1 )\r
 341         {\r
 342                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 343         }\r
 344 }\r
 345 /*-----------------------------------------------------------*/\r
 346 \r
 347 void vPortExitCritical( void )\r
 348 {\r
 349         configASSERT( uxCriticalNesting );\r
 350         uxCriticalNesting--;\r
 351         if( uxCriticalNesting == 0 )\r
 352         {\r
 353                 portENABLE_INTERRUPTS();\r
 354         }\r
 355 }\r
 356 /*-----------------------------------------------------------*/\r
 357 \r
 358 void xPortSysTickHandler( void )\r
 359 {\r
 360         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 361         executes all interrupts must be unmasked.  There is therefore no need to\r
 362         save and then restore the interrupt mask value as its value is already\r
 363         known. */\r
 364         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 365         {\r
 366                 /* Increment the RTOS tick. */\r
 367                 if( xTaskIncrementTick() != pdFALSE )\r
 368                 {\r
 369                         /* A context switch is required.  Context switching is performed in\r
 370                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 371                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 372                 }\r
 373         }\r
 374         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 375 }\r
 376 /*-----------------------------------------------------------*/\r
 377 \r
 378 #if configUSE_TICKLESS_IDLE == 1\r
 379 \r
 380         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 381         {\r
 382         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 383         TickType_t xModifiableIdleTime;\r
 384 \r
 385                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 386                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 387                 {\r
 388                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 389                 }\r
 390 \r
 391                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 392                 is accounted for as best it can be, but using the tickless mode will\r
 393                 inevitably result in some tiny drift of the time maintained by the\r
 394                 kernel with respect to calendar time. */\r
 395                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 396 \r
 397                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 398                 tick periods.  -1 is used because this code will execute part way\r
 399                 through one of the tick periods. */\r
 400                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 401                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 402                 {\r
 403                         ulReloadValue -= ulStoppedTimerCompensation;\r
 404                 }\r
 405 \r
 406                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 407                 method as that will mask interrupts that should exit sleep mode. */\r
 408                 __disable_interrupt();\r
 409 \r
 410                 /* If a context switch is pending or a task is waiting for the scheduler\r
 411                 to be unsuspended then abandon the low power entry. */\r
 412                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 413                 {\r
 414                         /* Restart from whatever is left in the count register to complete\r
 415                         this tick period. */\r
 416                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 417 \r
 418                         /* Restart SysTick. */\r
 419                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 420 \r
 421                         /* Reset the reload register to the value required for normal tick\r
 422                         periods. */\r
 423                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 424 \r
 425                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 426                         call above. */\r
 427                         __enable_interrupt();\r
 428                 }\r
 429                 else\r
 430                 {\r
 431                         /* Set the new reload value. */\r
 432                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 433 \r
 434                         /* Clear the SysTick count flag and set the count value back to\r
 435                         zero. */\r
 436                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 437 \r
 438                         /* Restart SysTick. */\r
 439                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 440 \r
 441                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 442                         set its parameter to 0 to indicate that its implementation contains\r
 443                         its own wait for interrupt or wait for event instruction, and so wfi\r
 444                         should not be executed again.  However, the original expected idle\r
 445                         time variable must remain unmodified, so a copy is taken. */\r
 446                         xModifiableIdleTime = xExpectedIdleTime;\r
 447                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 448                         if( xModifiableIdleTime > 0 )\r
 449                         {\r
 450                                 __DSB();\r
 451                                 __WFI();\r
 452                                 __ISB();\r
 453                         }\r
 454                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 455 \r
 456                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 457                         accounted for as best it can be, but using the tickless mode will\r
 458                         inevitably result in some tiny drift of the time maintained by the\r
 459                         kernel with respect to calendar time. */\r
 460                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 461                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 462 \r
 463                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 464                         call above. */\r
 465                         __enable_interrupt();\r
 466 \r
 467                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 468                         {\r
 469                                 uint32_t ulCalculatedLoadValue;\r
 470 \r
 471                                 /* The tick interrupt has already executed, and the SysTick\r
 472                                 count reloaded with ulReloadValue.  Reset the\r
 473                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 474                                 period. */\r
 475                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 476 \r
 477                                 /* Don't allow a tiny value, or values that have somehow\r
 478                                 underflowed because the post sleep hook did something\r
 479                                 that took too long. */\r
 480                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 481                                 {\r
 482                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 483                                 }\r
 484 \r
 485                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 486 \r
 487                                 /* The tick interrupt handler will already have pended the tick\r
 488                                 processing in the kernel.  As the pending tick will be\r
 489                                 processed as soon as this function exits, the tick value\r
 490                                 maintained by the tick is stepped forward by one less than the\r
 491                                 time spent waiting. */\r
 492                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 493                         }\r
 494                         else\r
 495                         {\r
 496                                 /* Something other than the tick interrupt ended the sleep.\r
 497                                 Work out how long the sleep lasted rounded to complete tick\r
 498                                 periods (not the ulReload value which accounted for part\r
 499                                 ticks). */\r
 500                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 501 \r
 502                                 /* How many complete tick periods passed while the processor\r
 503                                 was waiting? */\r
 504                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 505 \r
 506                                 /* The reload value is set to whatever fraction of a single tick\r
 507                                 period remains. */\r
 508                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 509                         }\r
 510 \r
 511                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 512                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 513                         value.  The critical section is used to ensure the tick interrupt\r
 514                         can only execute once in the case that the reload register is near\r
 515                         zero. */\r
 516                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 517                         portENTER_CRITICAL();\r
 518                         {\r
 519                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 520                                 vTaskStepTick( ulCompleteTickPeriods );\r
 521                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 522                         }\r
 523                         portEXIT_CRITICAL();\r
 524                 }\r
 525         }\r
 526 \r
 527 #endif /* #if configUSE_TICKLESS_IDLE */\r
 528 /*-----------------------------------------------------------*/\r
 529 \r
 530 /*\r
 531  * Setup the systick timer to generate the tick interrupts at the required\r
 532  * frequency.\r
 533  */\r
 534 __weak void vPortSetupTimerInterrupt( void )\r
 535 {\r
 536         /* Calculate the constants required to configure the tick interrupt. */\r
 537         #if configUSE_TICKLESS_IDLE == 1\r
 538         {\r
 539                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 540                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 541                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 542         }\r
 543         #endif /* configUSE_TICKLESS_IDLE */\r
 544 \r
 545         /* Configure SysTick to interrupt at the requested rate. */\r
 546         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 547         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 548 }\r
 549 /*-----------------------------------------------------------*/\r
 550 \r
 551 #if( configASSERT_DEFINED == 1 )\r
 552 \r
 553         void vPortValidateInterruptPriority( void )\r
 554         {\r
 555         uint32_t ulCurrentInterrupt;\r
 556         uint8_t ucCurrentPriority;\r
 557 \r
 558                 /* Obtain the number of the currently executing interrupt. */\r
 559                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 560 \r
 561                 /* Is the interrupt number a user defined interrupt? */\r
 562                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 563                 {\r
 564                         /* Look up the interrupt's priority. */\r
 565                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 566 \r
 567                         /* The following assertion will fail if a service routine (ISR) for\r
 568                         an interrupt that has been assigned a priority above\r
 569                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 570                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 571                         from interrupts that have been assigned a priority at or below\r
 572                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 573 \r
 574                         Numerically low interrupt priority numbers represent logically high\r
 575                         interrupt priorities, therefore the priority of the interrupt must\r
 576                         be set to a value equal to or numerically *higher* than\r
 577                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 578 \r
 579                         Interrupts that use the FreeRTOS API must not be left at their\r
 580                         default priority of     zero as that is the highest possible priority,\r
 581                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 582                         and     therefore also guaranteed to be invalid.\r
 583 \r
 584                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 585                         interrupt entry is as fast and simple as possible.\r
 586 \r
 587                         The following links provide detailed information:\r
 588                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 589                         http://www.freertos.org/FAQHelp.html */\r
 590                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 591                 }\r
 592 \r
 593                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 594                 that define each interrupt's priority to be split between bits that\r
 595                 define the interrupt's pre-emption priority bits and bits that define\r
 596                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 597                 to be pre-emption priority bits.  The following assertion will fail if\r
 598                 this is not the case (if some bits represent a sub-priority).\r
 599 \r
 600                 If the application only uses CMSIS libraries for interrupt\r
 601                 configuration then the correct setting can be achieved on all Cortex-M\r
 602                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 603                 scheduler.  Note however that some vendor specific peripheral libraries\r
 604                 assume a non-zero priority group setting, in which cases using a value\r
 605                 of zero will result in unpredicable behaviour. */\r
 606                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 607         }\r
 608 \r
 609 #endif /* configASSERT_DEFINED */\r
 610 \r
 611 \r
 612 \r
 613 \r
 614 \r
 615 \r
 616 \r
 617 \r
 618 \r
 619 \r
 620 \r
 621 \r
 622 \r
 623 \r
 624 \r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r