git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V7.4.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not it can be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  67     Integrity Systems, who sell the code with commercial support,\r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69 \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  71     engineered and independently SIL3 certified version for use in safety and\r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /*-----------------------------------------------------------\r
  76  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  77  *----------------------------------------------------------*/\r
  78 \r
  79 /* IAR includes. */\r
  80 #include <intrinsics.h>\r
  81 \r
  82 /* Scheduler includes. */\r
  83 #include "FreeRTOS.h"\r
  84 #include "task.h"\r
  85 \r
  86 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  87         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  88 #endif\r
  89 \r
  90 #ifndef configSYSTICK_CLOCK_HZ\r
  91         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  92 #endif\r
  93 \r
  94 /* Constants required to manipulate the core.  Registers first... */\r
  95 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile unsigned long * ) 0xe000e010 ) )\r
  96 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile unsigned long * ) 0xe000e014 ) )\r
  97 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile unsigned long * ) 0xe000e018 ) )\r
  98 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile unsigned long * ) 0xe000ed20 ) )\r
  99 /* ...then bits in the registers. */\r
 100 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt prority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile unsigned long * ) 0xE000ED0C ) )\r
 114 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 115 \r
 116 /* Constants required to set up the initial stack. */\r
 117 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 118 \r
 119 /* The systick is a 24-bit counter. */\r
 120 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 121 \r
 122 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 123 occurred while the SysTick counter is stopped during tickless idle\r
 124 calculations. */\r
 125 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 126 \r
 127 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
 128 defined.  The value 255 should also ensure backward compatibility.\r
 129 FreeRTOS.org versions prior to V4.3.0 did not include this definition. */\r
 130 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
 131         #define configKERNEL_INTERRUPT_PRIORITY 255\r
 132 #endif\r
 133 \r
 134 /* Each task maintains its own interrupt status in the critical nesting\r
 135 variable. */\r
 136 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 137 \r
 138 /*\r
 139  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 140  * file is weak to allow application writers to change the timer used to\r
 141  * generate the tick interrupt.\r
 142  */\r
 143 void vPortSetupTimerInterrupt( void );\r
 144 \r
 145 /*\r
 146  * Exception handlers.\r
 147  */\r
 148 void xPortSysTickHandler( void );\r
 149 \r
 150 /*\r
 151  * Start first task is a separate function so it can be tested in isolation.\r
 152  */\r
 153 extern void vPortStartFirstTask( void );\r
 154 \r
 155 /*-----------------------------------------------------------*/\r
 156 \r
 157 /*\r
 158  * The number of SysTick increments that make up one tick period.\r
 159  */\r
 160 #if configUSE_TICKLESS_IDLE == 1\r
 161         static unsigned long ulTimerCountsForOneTick = 0;\r
 162 #endif /* configUSE_TICKLESS_IDLE */\r
 163 \r
 164 /*\r
 165  * The maximum number of tick periods that can be suppressed is limited by the\r
 166  * 24 bit resolution of the SysTick timer.\r
 167  */\r
 168 #if configUSE_TICKLESS_IDLE == 1\r
 169         static unsigned long xMaximumPossibleSuppressedTicks = 0;\r
 170 #endif /* configUSE_TICKLESS_IDLE */\r
 171 \r
 172 /*\r
 173  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 174  * power functionality only.\r
 175  */\r
 176 #if configUSE_TICKLESS_IDLE == 1\r
 177         static unsigned long ulStoppedTimerCompensation = 0;\r
 178 #endif /* configUSE_TICKLESS_IDLE */\r
 179 \r
 180 /*\r
 181  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure \r
 182  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 183  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 184  */\r
 185 #if ( configASSERT_DEFINED == 1 )\r
 186          static unsigned char ucMaxSysCallPriority = 0;\r
 187          static const volatile unsigned char * const pcInterruptPriorityRegisters = ( const volatile unsigned char * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 188 #endif /* configASSERT_DEFINED */\r
 189 \r
 190 /*-----------------------------------------------------------*/\r
 191 \r
 192 /*\r
 193  * See header file for description.\r
 194  */\r
 195 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 196 {\r
 197         /* Simulate the stack frame as it would be created by a context switch\r
 198         interrupt. */\r
 199         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 200         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 201         pxTopOfStack--;\r
 202         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 203         pxTopOfStack--;\r
 204         *pxTopOfStack = 0;      /* LR */\r
 205         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 206         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 207         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 208 \r
 209         return pxTopOfStack;\r
 210 }\r
 211 /*-----------------------------------------------------------*/\r
 212 \r
 213 /*\r
 214  * See header file for description.\r
 215  */\r
 216 portBASE_TYPE xPortStartScheduler( void )\r
 217 {\r
 218         #if( configASSERT_DEFINED == 1 )\r
 219         {\r
 220                 volatile unsigned long ulOriginalPriority;\r
 221                 volatile char * const pcFirstUserPriorityRegister = ( volatile char * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 222 \r
 223                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 224                 functions can be called.  ISR safe functions are those that end in\r
 225                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 226                 ensure interrupt entry is as fast and simple as possible.\r
 227 \r
 228                 Save the interrupt priority value that is about to be clobbered. */\r
 229                 ulOriginalPriority = *pcFirstUserPriorityRegister;\r
 230 \r
 231                 /* Write the configMAX_SYSCALL_INTERRUPT_PRIORITY value to an interrupt\r
 232                 priority register. */\r
 233                 *pcFirstUserPriorityRegister = configMAX_SYSCALL_INTERRUPT_PRIORITY;\r
 234 \r
 235                 /* Read back the written priority to obtain its value as seen by the\r
 236                 hardware, which will only implement a subset of the priority bits. */\r
 237                 ucMaxSysCallPriority = *pcFirstUserPriorityRegister;\r
 238 \r
 239                 /* Restore the clobbered interrupt priority register to its original\r
 240                 value. */\r
 241                 *pcFirstUserPriorityRegister = ulOriginalPriority;\r
 242         }\r
 243         #endif /* conifgASSERT_DEFINED */\r
 244 \r
 245         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 246         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 247         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 248 \r
 249         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 250         here already. */\r
 251         vPortSetupTimerInterrupt();\r
 252 \r
 253         /* Initialise the critical nesting count ready for the first task. */\r
 254         uxCriticalNesting = 0;\r
 255 \r
 256         /* Start the first task. */\r
 257         vPortStartFirstTask();\r
 258 \r
 259         /* Should not get here! */\r
 260         return 0;\r
 261 }\r
 262 /*-----------------------------------------------------------*/\r
 263 \r
 264 void vPortEndScheduler( void )\r
 265 {\r
 266         /* It is unlikely that the CM3 port will require this function as there\r
 267         is nothing to return to.  */\r
 268 }\r
 269 /*-----------------------------------------------------------*/\r
 270 \r
 271 void vPortYield( void )\r
 272 {\r
 273         /* Set a PendSV to request a context switch. */\r
 274         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 275 \r
 276         /* Barriers are normally not required but do ensure the code is completely\r
 277         within the specified behaviour for the architecture. */\r
 278         __DSB();\r
 279         __ISB();\r
 280 }\r
 281 /*-----------------------------------------------------------*/\r
 282 \r
 283 void vPortEnterCritical( void )\r
 284 {\r
 285         portDISABLE_INTERRUPTS();\r
 286         uxCriticalNesting++;\r
 287         __DSB();\r
 288         __ISB();\r
 289 }\r
 290 /*-----------------------------------------------------------*/\r
 291 \r
 292 void vPortExitCritical( void )\r
 293 {\r
 294         uxCriticalNesting--;\r
 295         if( uxCriticalNesting == 0 )\r
 296         {\r
 297                 portENABLE_INTERRUPTS();\r
 298         }\r
 299 }\r
 300 /*-----------------------------------------------------------*/\r
 301 \r
 302 void xPortSysTickHandler( void )\r
 303 {\r
 304         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 305         executes all interrupts must be unmasked.  There is therefore no need to\r
 306         save and then restore the interrupt mask value as its value is already\r
 307         known. */\r
 308         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 309         {\r
 310                 /* Increment the RTOS tick. */\r
 311                 if( xTaskIncrementTick() != pdFALSE )\r
 312                 {\r
 313                         /* A context switch is required.  Context switching is performed in\r
 314                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 315                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 316                 }\r
 317         }\r
 318         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 319 }\r
 320 /*-----------------------------------------------------------*/\r
 321 \r
 322 #if configUSE_TICKLESS_IDLE == 1\r
 323 \r
 324         __weak void vPortSuppressTicksAndSleep( portTickType xExpectedIdleTime )\r
 325         {\r
 326         unsigned long ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 327         portTickType xModifiableIdleTime;\r
 328 \r
 329                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 330                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 331                 {\r
 332                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 333                 }\r
 334 \r
 335                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 336                 is accounted for as best it can be, but using the tickless mode will\r
 337                 inevitably result in some tiny drift of the time maintained by the\r
 338                 kernel with respect to calendar time. */\r
 339                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 340 \r
 341                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 342                 tick periods.  -1 is used because this code will execute part way\r
 343                 through one of the tick periods. */\r
 344                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 345                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 346                 {\r
 347                         ulReloadValue -= ulStoppedTimerCompensation;\r
 348                 }\r
 349 \r
 350                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 351                 method as that will mask interrupts that should exit sleep mode. */\r
 352                 __disable_interrupt();\r
 353 \r
 354                 /* If a context switch is pending or a task is waiting for the scheduler\r
 355                 to be unsuspended then abandon the low power entry. */\r
 356                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 357                 {\r
 358                         /* Restart SysTick. */\r
 359                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 360 \r
 361                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 362                         call above. */\r
 363                         __enable_interrupt();\r
 364                 }\r
 365                 else\r
 366                 {\r
 367                         /* Set the new reload value. */\r
 368                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 369 \r
 370                         /* Clear the SysTick count flag and set the count value back to\r
 371                         zero. */\r
 372                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 373 \r
 374                         /* Restart SysTick. */\r
 375                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 376 \r
 377                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 378                         set its parameter to 0 to indicate that its implementation contains\r
 379                         its own wait for interrupt or wait for event instruction, and so wfi\r
 380                         should not be executed again.  However, the original expected idle\r
 381                         time variable must remain unmodified, so a copy is taken. */\r
 382                         xModifiableIdleTime = xExpectedIdleTime;\r
 383                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 384                         if( xModifiableIdleTime > 0 )\r
 385                         {\r
 386                                 __DSB();\r
 387                                 __WFI();\r
 388                                 __ISB();\r
 389                         }\r
 390                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 391 \r
 392                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 393                         accounted for as best it can be, but using the tickless mode will\r
 394                         inevitably result in some tiny drift of the time maintained by the\r
 395                         kernel with respect to calendar time. */\r
 396                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 397 \r
 398                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 399                         call above. */\r
 400                         __enable_interrupt();\r
 401 \r
 402                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 403                         {\r
 404                                 /* The tick interrupt has already executed, and the SysTick\r
 405                                 count reloaded with ulReloadValue.  Reset the\r
 406                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 407                                 period. */\r
 408                                 portNVIC_SYSTICK_LOAD_REG = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 409 \r
 410                                 /* The tick interrupt handler will already have pended the tick\r
 411                                 processing in the kernel.  As the pending tick will be\r
 412                                 processed as soon as this function exits, the tick value\r
 413                                 maintained by the tick is stepped forward by one less than the\r
 414                                 time spent waiting. */\r
 415                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 416                         }\r
 417                         else\r
 418                         {\r
 419                                 /* Something other than the tick interrupt ended the sleep.\r
 420                                 Work out how long the sleep lasted rounded to complete tick\r
 421                                 periods (not the ulReload value which accounted for part\r
 422                                 ticks). */\r
 423                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 424 \r
 425                                 /* How many complete tick periods passed while the processor\r
 426                                 was waiting? */\r
 427                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 428 \r
 429                                 /* The reload value is set to whatever fraction of a single tick\r
 430                                 period remains. */\r
 431                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 432                         }\r
 433 \r
 434                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 435                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 436                         value. */\r
 437                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 438                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 439 \r
 440                         vTaskStepTick( ulCompleteTickPeriods );\r
 441 \r
 442                         /* The counter must start by the time the reload value is reset. */\r
 443                         configASSERT( portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 444                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 445                 }\r
 446         }\r
 447 \r
 448 #endif /* #if configUSE_TICKLESS_IDLE */\r
 449 /*-----------------------------------------------------------*/\r
 450 \r
 451 /*\r
 452  * Setup the systick timer to generate the tick interrupts at the required\r
 453  * frequency.\r
 454  */\r
 455 __weak void vPortSetupTimerInterrupt( void )\r
 456 {\r
 457         /* Calculate the constants required to configure the tick interrupt. */\r
 458         #if configUSE_TICKLESS_IDLE == 1\r
 459         {\r
 460                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 461                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 462                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 463         }\r
 464         #endif /* configUSE_TICKLESS_IDLE */\r
 465 \r
 466         /* Configure SysTick to interrupt at the requested rate. */\r
 467         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 468         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 469 }\r
 470 /*-----------------------------------------------------------*/\r
 471 \r
 472 #if( configASSERT_DEFINED == 1 )\r
 473 \r
 474         void vPortValidateInterruptPriority( void )\r
 475         {\r
 476         unsigned long ulCurrentInterrupt;\r
 477         unsigned char ucCurrentPriority;\r
 478 \r
 479                 /* Obtain the number of the currently executing interrupt. */\r
 480                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 481 \r
 482                 /* Is the interrupt number a user defined interrupt? */\r
 483                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 484                 {\r
 485                         /* Look up the interrupt's priority. */\r
 486                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 487 \r
 488                         /* The following assertion will fail if a service routine (ISR) for \r
 489                         an interrupt that has been assigned a priority above\r
 490                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 491                         function.  ISR safe FreeRTOS API functions must *only* be called \r
 492                         from interrupts that have been assigned a priority at or below\r
 493                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 494                         \r
 495                         Numerically low interrupt priority numbers represent logically high\r
 496                         interrupt priorities, therefore the priority of the interrupt must \r
 497                         be set to a value equal to or numerically *higher* than \r
 498                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 499                         \r
 500                         Interrupts that use the FreeRTOS API must not be left at their\r
 501                         default priority of     zero as that is the highest possible priority,\r
 502                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY, \r
 503                         and     therefore also guaranteed to be invalid.  \r
 504                         \r
 505                         FreeRTOS maintains separate thread and ISR API functions to ensure \r
 506                         interrupt entry is as fast and simple as possible.\r
 507                         \r
 508                         The following links provide detailed information:\r
 509                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 510                         http://www.freertos.org/FAQHelp.html */\r
 511                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 512                 }\r
 513 \r
 514                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits \r
 515                 that define each interrupt's priority to be split between bits that \r
 516                 define the interrupt's pre-emption priority bits and bits that define\r
 517                 the interrupt's sub-priority.  For simplicity all bits must be defined \r
 518                 to be pre-emption priority bits.  The following assertion will fail if\r
 519                 this is not the case (if some bits represent a sub-priority).  \r
 520                 \r
 521                 If CMSIS libraries are being used then the correct setting can be \r
 522                 achieved by calling     NVIC_SetPriorityGrouping( 0 ); before starting the \r
 523                 scheduler. */\r
 524                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) == 0 );\r
 525         }\r
 526 \r
 527 #endif /* configASSERT_DEFINED */\r
 528 \r
 529 \r
 530 \r
 531 \r
 532 \r
 533 \r
 534 \r
 535 \r
 536 \r
 537 \r
 538 \r
 539 \r
 540 \r
 541 \r
 542 \r
 543 \r
 544 \r
 545 \r
 546 \r
 547 \r
 548 \r