git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V7.5.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*-----------------------------------------------------------\r
  66  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  67  *----------------------------------------------------------*/\r
  68 \r
  69 /* IAR includes. */\r
  70 #include <intrinsics.h>\r
  71 \r
  72 /* Scheduler includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 \r
  76 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  77         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  78 #endif\r
  79 \r
  80 #ifndef configSYSTICK_CLOCK_HZ\r
  81         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  82 #endif\r
  83 \r
  84 /* Constants required to manipulate the core.  Registers first... */\r
  85 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile unsigned long * ) 0xe000e010 ) )\r
  86 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile unsigned long * ) 0xe000e014 ) )\r
  87 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile unsigned long * ) 0xe000e018 ) )\r
  88 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile unsigned long * ) 0xe000ed20 ) )\r
  89 /* ...then bits in the registers. */\r
  90 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
  91 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  92 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  93 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  94 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
  95 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
  96 \r
  97 #define portNVIC_PENDSV_PRI                                     ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
  98 #define portNVIC_SYSTICK_PRI                            ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
  99 \r
 100 /* Constants required to check the validity of an interrupt priority. */\r
 101 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 102 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 103 #define portAIRCR_REG                                           ( * ( ( volatile unsigned long * ) 0xE000ED0C ) )\r
 104 #define portMAX_8_BIT_VALUE                                     ( ( unsigned char ) 0xff )\r
 105 #define portTOP_BIT_OF_BYTE                                     ( ( unsigned char ) 0x80 )\r
 106 #define portMAX_PRIGROUP_BITS                           ( ( unsigned char ) 7 )\r
 107 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 108 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 109 \r
 110 /* Constants required to set up the initial stack. */\r
 111 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 112 \r
 113 /* The systick is a 24-bit counter. */\r
 114 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 115 \r
 116 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 117 occurred while the SysTick counter is stopped during tickless idle\r
 118 calculations. */\r
 119 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 120 \r
 121 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
 122 defined.  The value 255 should also ensure backward compatibility.\r
 123 FreeRTOS.org versions prior to V4.3.0 did not include this definition. */\r
 124 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
 125         #define configKERNEL_INTERRUPT_PRIORITY 255\r
 126 #endif\r
 127 \r
 128 /* Each task maintains its own interrupt status in the critical nesting\r
 129 variable. */\r
 130 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 131 \r
 132 /*\r
 133  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 134  * file is weak to allow application writers to change the timer used to\r
 135  * generate the tick interrupt.\r
 136  */\r
 137 void vPortSetupTimerInterrupt( void );\r
 138 \r
 139 /*\r
 140  * Exception handlers.\r
 141  */\r
 142 void xPortSysTickHandler( void );\r
 143 \r
 144 /*\r
 145  * Start first task is a separate function so it can be tested in isolation.\r
 146  */\r
 147 extern void vPortStartFirstTask( void );\r
 148 \r
 149 /*\r
 150  * Used to catch tasks that attempt to return from their implementing function.\r
 151  */\r
 152 static void prvTaskExitError( void );\r
 153 \r
 154 /*-----------------------------------------------------------*/\r
 155 \r
 156 /*\r
 157  * The number of SysTick increments that make up one tick period.\r
 158  */\r
 159 #if configUSE_TICKLESS_IDLE == 1\r
 160         static unsigned long ulTimerCountsForOneTick = 0;\r
 161 #endif /* configUSE_TICKLESS_IDLE */\r
 162 \r
 163 /*\r
 164  * The maximum number of tick periods that can be suppressed is limited by the\r
 165  * 24 bit resolution of the SysTick timer.\r
 166  */\r
 167 #if configUSE_TICKLESS_IDLE == 1\r
 168         static unsigned long xMaximumPossibleSuppressedTicks = 0;\r
 169 #endif /* configUSE_TICKLESS_IDLE */\r
 170 \r
 171 /*\r
 172  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 173  * power functionality only.\r
 174  */\r
 175 #if configUSE_TICKLESS_IDLE == 1\r
 176         static unsigned long ulStoppedTimerCompensation = 0;\r
 177 #endif /* configUSE_TICKLESS_IDLE */\r
 178 \r
 179 /*\r
 180  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 181  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 182  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 183  */\r
 184 #if ( configASSERT_DEFINED == 1 )\r
 185          static unsigned char ucMaxSysCallPriority = 0;\r
 186          static unsigned long ulMaxPRIGROUPValue = 0;\r
 187          static const volatile unsigned char * const pcInterruptPriorityRegisters = ( const volatile unsigned char * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 188 #endif /* configASSERT_DEFINED */\r
 189 \r
 190 /*-----------------------------------------------------------*/\r
 191 \r
 192 /*\r
 193  * See header file for description.\r
 194  */\r
 195 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 196 {\r
 197         /* Simulate the stack frame as it would be created by a context switch\r
 198         interrupt. */\r
 199         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 200         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 201         pxTopOfStack--;\r
 202         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 203         pxTopOfStack--;\r
 204         *pxTopOfStack = ( portSTACK_TYPE ) prvTaskExitError;    /* LR */\r
 205         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 206         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 207         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 208 \r
 209         return pxTopOfStack;\r
 210 }\r
 211 /*-----------------------------------------------------------*/\r
 212 \r
 213 static void prvTaskExitError( void )\r
 214 {\r
 215         /* A function that implements a task must not exit or attempt to return to\r
 216         its caller as there is nothing to return to.  If a task wants to exit it \r
 217         should instead call vTaskDelete( NULL ).\r
 218         \r
 219         Artificially force an assert() to be triggered if configASSERT() is \r
 220         defined, then stop here so application writers can catch the error. */\r
 221         configASSERT( uxCriticalNesting == ~0UL );\r
 222         portDISABLE_INTERRUPTS();       \r
 223         for( ;; );\r
 224 }\r
 225 /*-----------------------------------------------------------*/\r
 226 \r
 227 /*\r
 228  * See header file for description.\r
 229  */\r
 230 portBASE_TYPE xPortStartScheduler( void )\r
 231 {\r
 232         #if( configASSERT_DEFINED == 1 )\r
 233         {\r
 234                 volatile unsigned long ulOriginalPriority;\r
 235                 volatile char * const pcFirstUserPriorityRegister = ( volatile char * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 236                 volatile unsigned char ucMaxPriorityValue;\r
 237 \r
 238                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 239                 functions can be called.  ISR safe functions are those that end in\r
 240                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 241                 ensure interrupt entry is as fast and simple as possible.\r
 242 \r
 243                 Save the interrupt priority value that is about to be clobbered. */\r
 244                 ulOriginalPriority = *pcFirstUserPriorityRegister;\r
 245 \r
 246                 /* Determine the number of priority bits available.  First write to all\r
 247                 possible bits. */\r
 248                 *pcFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 249 \r
 250                 /* Read the value back to see how many bits stuck. */\r
 251                 ucMaxPriorityValue = *pcFirstUserPriorityRegister;\r
 252 \r
 253                 /* Use the same mask on the maximum system call priority. */\r
 254                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 255 \r
 256                 /* Calculate the maximum acceptable priority group value for the number\r
 257                 of bits read back. */\r
 258                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 259                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 260                 {\r
 261                         ulMaxPRIGROUPValue--;\r
 262                         ucMaxPriorityValue <<= ( unsigned char ) 0x01;\r
 263                 }\r
 264 \r
 265                 /* Shift the priority group value back to its position within the AIRCR\r
 266                 register. */\r
 267                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 268                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 269 \r
 270                 /* Restore the clobbered interrupt priority register to its original\r
 271                 value. */\r
 272                 *pcFirstUserPriorityRegister = ulOriginalPriority;\r
 273         }\r
 274         #endif /* conifgASSERT_DEFINED */\r
 275 \r
 276         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 277         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 278         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 279 \r
 280         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 281         here already. */\r
 282         vPortSetupTimerInterrupt();\r
 283 \r
 284         /* Initialise the critical nesting count ready for the first task. */\r
 285         uxCriticalNesting = 0;\r
 286 \r
 287         /* Start the first task. */\r
 288         vPortStartFirstTask();\r
 289 \r
 290         /* Should not get here! */\r
 291         return 0;\r
 292 }\r
 293 /*-----------------------------------------------------------*/\r
 294 \r
 295 void vPortEndScheduler( void )\r
 296 {\r
 297         /* It is unlikely that the CM3 port will require this function as there\r
 298         is nothing to return to.  */\r
 299 }\r
 300 /*-----------------------------------------------------------*/\r
 301 \r
 302 void vPortYield( void )\r
 303 {\r
 304         /* Set a PendSV to request a context switch. */\r
 305         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 306 \r
 307         /* Barriers are normally not required but do ensure the code is completely\r
 308         within the specified behaviour for the architecture. */\r
 309         __DSB();\r
 310         __ISB();\r
 311 }\r
 312 /*-----------------------------------------------------------*/\r
 313 \r
 314 void vPortEnterCritical( void )\r
 315 {\r
 316         portDISABLE_INTERRUPTS();\r
 317         uxCriticalNesting++;\r
 318         __DSB();\r
 319         __ISB();\r
 320 }\r
 321 /*-----------------------------------------------------------*/\r
 322 \r
 323 void vPortExitCritical( void )\r
 324 {\r
 325         uxCriticalNesting--;\r
 326         if( uxCriticalNesting == 0 )\r
 327         {\r
 328                 portENABLE_INTERRUPTS();\r
 329         }\r
 330 }\r
 331 /*-----------------------------------------------------------*/\r
 332 \r
 333 void xPortSysTickHandler( void )\r
 334 {\r
 335         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 336         executes all interrupts must be unmasked.  There is therefore no need to\r
 337         save and then restore the interrupt mask value as its value is already\r
 338         known. */\r
 339         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 340         {\r
 341                 /* Increment the RTOS tick. */\r
 342                 if( xTaskIncrementTick() != pdFALSE )\r
 343                 {\r
 344                         /* A context switch is required.  Context switching is performed in\r
 345                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 346                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 347                 }\r
 348         }\r
 349         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 350 }\r
 351 /*-----------------------------------------------------------*/\r
 352 \r
 353 #if configUSE_TICKLESS_IDLE == 1\r
 354 \r
 355         __weak void vPortSuppressTicksAndSleep( portTickType xExpectedIdleTime )\r
 356         {\r
 357         unsigned long ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 358         portTickType xModifiableIdleTime;\r
 359 \r
 360                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 361                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 362                 {\r
 363                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 364                 }\r
 365 \r
 366                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 367                 is accounted for as best it can be, but using the tickless mode will\r
 368                 inevitably result in some tiny drift of the time maintained by the\r
 369                 kernel with respect to calendar time. */\r
 370                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 371 \r
 372                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 373                 tick periods.  -1 is used because this code will execute part way\r
 374                 through one of the tick periods. */\r
 375                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 376                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 377                 {\r
 378                         ulReloadValue -= ulStoppedTimerCompensation;\r
 379                 }\r
 380 \r
 381                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 382                 method as that will mask interrupts that should exit sleep mode. */\r
 383                 __disable_interrupt();\r
 384 \r
 385                 /* If a context switch is pending or a task is waiting for the scheduler\r
 386                 to be unsuspended then abandon the low power entry. */\r
 387                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 388                 {\r
 389                         /* Restart from whatever is left in the count register to complete\r
 390                         this tick period. */\r
 391                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 392                         \r
 393                         /* Restart SysTick. */\r
 394                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 395                         \r
 396                         /* Reset the reload register to the value required for normal tick\r
 397                         periods. */\r
 398                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 399 \r
 400                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 401                         call above. */\r
 402                         __enable_interrupt();\r
 403                 }\r
 404                 else\r
 405                 {\r
 406                         /* Set the new reload value. */\r
 407                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 408 \r
 409                         /* Clear the SysTick count flag and set the count value back to\r
 410                         zero. */\r
 411                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 412 \r
 413                         /* Restart SysTick. */\r
 414                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 415 \r
 416                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 417                         set its parameter to 0 to indicate that its implementation contains\r
 418                         its own wait for interrupt or wait for event instruction, and so wfi\r
 419                         should not be executed again.  However, the original expected idle\r
 420                         time variable must remain unmodified, so a copy is taken. */\r
 421                         xModifiableIdleTime = xExpectedIdleTime;\r
 422                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 423                         if( xModifiableIdleTime > 0 )\r
 424                         {\r
 425                                 __DSB();\r
 426                                 __WFI();\r
 427                                 __ISB();\r
 428                         }\r
 429                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 430 \r
 431                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 432                         accounted for as best it can be, but using the tickless mode will\r
 433                         inevitably result in some tiny drift of the time maintained by the\r
 434                         kernel with respect to calendar time. */\r
 435                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 436 \r
 437                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 438                         call above. */\r
 439                         __enable_interrupt();\r
 440 \r
 441                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 442                         {\r
 443                                 /* The tick interrupt has already executed, and the SysTick\r
 444                                 count reloaded with ulReloadValue.  Reset the\r
 445                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 446                                 period. */\r
 447                                 portNVIC_SYSTICK_LOAD_REG = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 448 \r
 449                                 /* The tick interrupt handler will already have pended the tick\r
 450                                 processing in the kernel.  As the pending tick will be\r
 451                                 processed as soon as this function exits, the tick value\r
 452                                 maintained by the tick is stepped forward by one less than the\r
 453                                 time spent waiting. */\r
 454                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 455                         }\r
 456                         else\r
 457                         {\r
 458                                 /* Something other than the tick interrupt ended the sleep.\r
 459                                 Work out how long the sleep lasted rounded to complete tick\r
 460                                 periods (not the ulReload value which accounted for part\r
 461                                 ticks). */\r
 462                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 463 \r
 464                                 /* How many complete tick periods passed while the processor\r
 465                                 was waiting? */\r
 466                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 467 \r
 468                                 /* The reload value is set to whatever fraction of a single tick\r
 469                                 period remains. */\r
 470                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 471                         }\r
 472 \r
 473                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 474                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 475                         value.  The critical section is used to ensure the tick interrupt\r
 476                         can only execute once in the case that the reload register is near\r
 477                         zero. */\r
 478                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 479                         portENTER_CRITICAL();\r
 480                         {\r
 481                                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 482                                 vTaskStepTick( ulCompleteTickPeriods );\r
 483                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 484                         }\r
 485                         portEXIT_CRITICAL();\r
 486                 }\r
 487         }\r
 488 \r
 489 #endif /* #if configUSE_TICKLESS_IDLE */\r
 490 /*-----------------------------------------------------------*/\r
 491 \r
 492 /*\r
 493  * Setup the systick timer to generate the tick interrupts at the required\r
 494  * frequency.\r
 495  */\r
 496 __weak void vPortSetupTimerInterrupt( void )\r
 497 {\r
 498         /* Calculate the constants required to configure the tick interrupt. */\r
 499         #if configUSE_TICKLESS_IDLE == 1\r
 500         {\r
 501                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 502                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 503                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 504         }\r
 505         #endif /* configUSE_TICKLESS_IDLE */\r
 506 \r
 507         /* Configure SysTick to interrupt at the requested rate. */\r
 508         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 509         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 510 }\r
 511 /*-----------------------------------------------------------*/\r
 512 \r
 513 #if( configASSERT_DEFINED == 1 )\r
 514 \r
 515         void vPortValidateInterruptPriority( void )\r
 516         {\r
 517         unsigned long ulCurrentInterrupt;\r
 518         unsigned char ucCurrentPriority;\r
 519 \r
 520                 /* Obtain the number of the currently executing interrupt. */\r
 521                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 522 \r
 523                 /* Is the interrupt number a user defined interrupt? */\r
 524                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 525                 {\r
 526                         /* Look up the interrupt's priority. */\r
 527                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 528 \r
 529                         /* The following assertion will fail if a service routine (ISR) for\r
 530                         an interrupt that has been assigned a priority above\r
 531                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 532                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 533                         from interrupts that have been assigned a priority at or below\r
 534                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 535 \r
 536                         Numerically low interrupt priority numbers represent logically high\r
 537                         interrupt priorities, therefore the priority of the interrupt must\r
 538                         be set to a value equal to or numerically *higher* than\r
 539                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 540 \r
 541                         Interrupts that use the FreeRTOS API must not be left at their\r
 542                         default priority of     zero as that is the highest possible priority,\r
 543                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 544                         and     therefore also guaranteed to be invalid.\r
 545 \r
 546                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 547                         interrupt entry is as fast and simple as possible.\r
 548 \r
 549                         The following links provide detailed information:\r
 550                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 551                         http://www.freertos.org/FAQHelp.html */\r
 552                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 553                 }\r
 554 \r
 555                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 556                 that define each interrupt's priority to be split between bits that\r
 557                 define the interrupt's pre-emption priority bits and bits that define\r
 558                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 559                 to be pre-emption priority bits.  The following assertion will fail if\r
 560                 this is not the case (if some bits represent a sub-priority).\r
 561 \r
 562                 If the application only uses CMSIS libraries for interrupt\r
 563                 configuration then the correct setting can be achieved on all Cortex-M\r
 564                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 565                 scheduler.  Note however that some vendor specific peripheral libraries\r
 566                 assume a non-zero priority group setting, in which cases using a value\r
 567                 of zero will result in unpredicable behaviour. */\r
 568                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 569         }\r
 570 \r
 571 #endif /* configASSERT_DEFINED */\r
 572 \r
 573 \r
 574 \r
 575 \r
 576 \r
 577 \r
 578 \r
 579 \r
 580 \r
 581 \r
 582 \r
 583 \r
 584 \r
 585 \r
 586 \r
 587 \r
 588 \r
 589 \r
 590 \r
 591 \r
 592 \r