git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V7.6.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  29     >>! the source code for proprietary components outside of the FreeRTOS\r
  30     >>! kernel.\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /*-----------------------------------------------------------\r
  67  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  68  *----------------------------------------------------------*/\r
  69 \r
  70 /* Compiler includes. */\r
  71 #include <intrinsics.h>\r
  72 \r
  73 /* Scheduler includes. */\r
  74 #include "FreeRTOS.h"\r
  75 #include "task.h"\r
  76 \r
  77 #ifndef __ARMVFP__\r
  78         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  79 #endif\r
  80 \r
  81 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  82         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  83 #endif\r
  84 \r
  85 #ifndef configSYSTICK_CLOCK_HZ\r
  86         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  87         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  88         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  89 #else\r
  90         /* The way the SysTick is clocked is not modified in case it is not the same\r
  91         as the core. */\r
  92         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  93 #endif\r
  94 \r
  95 /* Constants required to manipulate the core.  Registers first... */\r
  96 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  97 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  98 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  99 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 100 /* ...then bits in the registers. */\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( int8_t ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Constants required to manipulate the VFP. */\r
 121 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 122 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 123 \r
 124 /* Constants required to set up the initial stack. */\r
 125 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 126 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 127 \r
 128 /* The systick is a 24-bit counter. */\r
 129 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 130 \r
 131 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 132 occurred while the SysTick counter is stopped during tickless idle\r
 133 calculations. */\r
 134 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 135 \r
 136 \r
 137 /* Each task maintains its own interrupt status in the critical nesting\r
 138 variable. */\r
 139 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 140 \r
 141 /*\r
 142  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 143  * file is weak to allow application writers to change the timer used to\r
 144  * generate the tick interrupt.\r
 145  */\r
 146 void vPortSetupTimerInterrupt( void );\r
 147 \r
 148 /*\r
 149  * Exception handlers.\r
 150  */\r
 151 void xPortSysTickHandler( void );\r
 152 \r
 153 /*\r
 154  * Start first task is a separate function so it can be tested in isolation.\r
 155  */\r
 156 extern void vPortStartFirstTask( void );\r
 157 \r
 158 /*\r
 159  * Turn the VFP on.\r
 160  */\r
 161 extern void vPortEnableVFP( void );\r
 162 \r
 163 /*\r
 164  * Used to catch tasks that attempt to return from their implementing function.\r
 165  */\r
 166 static void prvTaskExitError( void );\r
 167 \r
 168 /*-----------------------------------------------------------*/\r
 169 \r
 170 /*\r
 171  * The number of SysTick increments that make up one tick period.\r
 172  */\r
 173 #if configUSE_TICKLESS_IDLE == 1\r
 174         static uint32_t ulTimerCountsForOneTick = 0;\r
 175 #endif /* configUSE_TICKLESS_IDLE */\r
 176 \r
 177 /*\r
 178  * The maximum number of tick periods that can be suppressed is limited by the\r
 179  * 24 bit resolution of the SysTick timer.\r
 180  */\r
 181 #if configUSE_TICKLESS_IDLE == 1\r
 182         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 183 #endif /* configUSE_TICKLESS_IDLE */\r
 184 \r
 185 /*\r
 186  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 187  * power functionality only.\r
 188  */\r
 189 #if configUSE_TICKLESS_IDLE == 1\r
 190         static uint32_t ulStoppedTimerCompensation = 0;\r
 191 #endif /* configUSE_TICKLESS_IDLE */\r
 192 \r
 193 /*\r
 194  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 195  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 196  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 197  */\r
 198 #if ( configASSERT_DEFINED == 1 )\r
 199          static uint8_t ucMaxSysCallPriority = 0;\r
 200          static uint32_t ulMaxPRIGROUPValue = 0;\r
 201          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 202 #endif /* configASSERT_DEFINED */\r
 203 \r
 204 /*-----------------------------------------------------------*/\r
 205 \r
 206 /*\r
 207  * See header file for description.\r
 208  */\r
 209 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 210 {\r
 211         /* Simulate the stack frame as it would be created by a context switch\r
 212         interrupt. */\r
 213 \r
 214         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 215         of interrupts, and to ensure alignment. */\r
 216         pxTopOfStack--;\r
 217 \r
 218         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 219         pxTopOfStack--;\r
 220         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 221         pxTopOfStack--;\r
 222         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 223 \r
 224         /* Save code space by skipping register initialisation. */\r
 225         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 226         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 227 \r
 228         /* A save method is being used that requires each task to maintain its\r
 229         own exec return value. */\r
 230         pxTopOfStack--;\r
 231         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 232 \r
 233         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 234 \r
 235         return pxTopOfStack;\r
 236 }\r
 237 /*-----------------------------------------------------------*/\r
 238 \r
 239 static void prvTaskExitError( void )\r
 240 {\r
 241         /* A function that implements a task must not exit or attempt to return to\r
 242         its caller as there is nothing to return to.  If a task wants to exit it\r
 243         should instead call vTaskDelete( NULL ).\r
 244 \r
 245         Artificially force an assert() to be triggered if configASSERT() is\r
 246         defined, then stop here so application writers can catch the error. */\r
 247         configASSERT( uxCriticalNesting == ~0UL );\r
 248         portDISABLE_INTERRUPTS();\r
 249         for( ;; );\r
 250 }\r
 251 /*-----------------------------------------------------------*/\r
 252 \r
 253 /*\r
 254  * See header file for description.\r
 255  */\r
 256 BaseType_t xPortStartScheduler( void )\r
 257 {\r
 258         #if( configASSERT_DEFINED == 1 )\r
 259         {\r
 260                 volatile uint32_t ulOriginalPriority;\r
 261                 volatile int8_t * const pcFirstUserPriorityRegister = ( volatile int8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 262                 volatile uint8_t ucMaxPriorityValue;\r
 263 \r
 264                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 265                 functions can be called.  ISR safe functions are those that end in\r
 266                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 267                 ensure interrupt entry is as fast and simple as possible.\r
 268 \r
 269                 Save the interrupt priority value that is about to be clobbered. */\r
 270                 ulOriginalPriority = *pcFirstUserPriorityRegister;\r
 271 \r
 272                 /* Determine the number of priority bits available.  First write to all\r
 273                 possible bits. */\r
 274                 *pcFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 275 \r
 276                 /* Read the value back to see how many bits stuck. */\r
 277                 ucMaxPriorityValue = *pcFirstUserPriorityRegister;\r
 278 \r
 279                 /* Use the same mask on the maximum system call priority. */\r
 280                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 281 \r
 282                 /* Calculate the maximum acceptable priority group value for the number\r
 283                 of bits read back. */\r
 284                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 285                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 286                 {\r
 287                         ulMaxPRIGROUPValue--;\r
 288                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 289                 }\r
 290 \r
 291                 /* Shift the priority group value back to its position within the AIRCR\r
 292                 register. */\r
 293                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 294                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 295 \r
 296                 /* Restore the clobbered interrupt priority register to its original\r
 297                 value. */\r
 298                 *pcFirstUserPriorityRegister = ulOriginalPriority;\r
 299         }\r
 300         #endif /* conifgASSERT_DEFINED */\r
 301 \r
 302         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 303         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 304         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 305 \r
 306         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 307         here already. */\r
 308         vPortSetupTimerInterrupt();\r
 309 \r
 310         /* Initialise the critical nesting count ready for the first task. */\r
 311         uxCriticalNesting = 0;\r
 312 \r
 313         /* Ensure the VFP is enabled - it should be anyway. */\r
 314         vPortEnableVFP();\r
 315 \r
 316         /* Lazy save always. */\r
 317         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 318 \r
 319         /* Start the first task. */\r
 320         vPortStartFirstTask();\r
 321 \r
 322         /* Should not get here! */\r
 323         return 0;\r
 324 }\r
 325 /*-----------------------------------------------------------*/\r
 326 \r
 327 void vPortEndScheduler( void )\r
 328 {\r
 329         /* Not implemented in ports where there is nothing to return to.\r
 330         Artificially force an assert. */\r
 331         configASSERT( uxCriticalNesting == 1000UL );\r
 332 }\r
 333 /*-----------------------------------------------------------*/\r
 334 \r
 335 void vPortYield( void )\r
 336 {\r
 337         /* Set a PendSV to request a context switch. */\r
 338         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 339 \r
 340         /* Barriers are normally not required but do ensure the code is completely\r
 341         within the specified behaviour for the architecture. */\r
 342         __DSB();\r
 343         __ISB();\r
 344 }\r
 345 /*-----------------------------------------------------------*/\r
 346 \r
 347 void vPortEnterCritical( void )\r
 348 {\r
 349         portDISABLE_INTERRUPTS();\r
 350         uxCriticalNesting++;\r
 351         __DSB();\r
 352         __ISB();\r
 353 }\r
 354 /*-----------------------------------------------------------*/\r
 355 \r
 356 void vPortExitCritical( void )\r
 357 {\r
 358         configASSERT( uxCriticalNesting );\r
 359         uxCriticalNesting--;\r
 360         if( uxCriticalNesting == 0 )\r
 361         {\r
 362                 portENABLE_INTERRUPTS();\r
 363         }\r
 364 }\r
 365 /*-----------------------------------------------------------*/\r
 366 \r
 367 void xPortSysTickHandler( void )\r
 368 {\r
 369         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 370         executes all interrupts must be unmasked.  There is therefore no need to\r
 371         save and then restore the interrupt mask value as its value is already\r
 372         known. */\r
 373         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 374         {\r
 375                 /* Increment the RTOS tick. */\r
 376                 if( xTaskIncrementTick() != pdFALSE )\r
 377                 {\r
 378                         /* A context switch is required.  Context switching is performed in\r
 379                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 380                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 381                 }\r
 382         }\r
 383         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 384 }\r
 385 /*-----------------------------------------------------------*/\r
 386 \r
 387 #if configUSE_TICKLESS_IDLE == 1\r
 388 \r
 389         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 390         {\r
 391         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 392         TickType_t xModifiableIdleTime;\r
 393 \r
 394                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 395                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 396                 {\r
 397                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 398                 }\r
 399 \r
 400                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 401                 is accounted for as best it can be, but using the tickless mode will\r
 402                 inevitably result in some tiny drift of the time maintained by the\r
 403                 kernel with respect to calendar time. */\r
 404                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 405 \r
 406                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 407                 tick periods.  -1 is used because this code will execute part way\r
 408                 through one of the tick periods. */\r
 409                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 410                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 411                 {\r
 412                         ulReloadValue -= ulStoppedTimerCompensation;\r
 413                 }\r
 414 \r
 415                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 416                 method as that will mask interrupts that should exit sleep mode. */\r
 417                 __disable_interrupt();\r
 418 \r
 419                 /* If a context switch is pending or a task is waiting for the scheduler\r
 420                 to be unsuspended then abandon the low power entry. */\r
 421                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 422                 {\r
 423                         /* Restart from whatever is left in the count register to complete\r
 424                         this tick period. */\r
 425                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 426 \r
 427                         /* Restart SysTick. */\r
 428                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 429 \r
 430                         /* Reset the reload register to the value required for normal tick\r
 431                         periods. */\r
 432                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 433 \r
 434                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 435                         call above. */\r
 436                         __enable_interrupt();\r
 437                 }\r
 438                 else\r
 439                 {\r
 440                         /* Set the new reload value. */\r
 441                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 442 \r
 443                         /* Clear the SysTick count flag and set the count value back to\r
 444                         zero. */\r
 445                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 446 \r
 447                         /* Restart SysTick. */\r
 448                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 449 \r
 450                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 451                         set its parameter to 0 to indicate that its implementation contains\r
 452                         its own wait for interrupt or wait for event instruction, and so wfi\r
 453                         should not be executed again.  However, the original expected idle\r
 454                         time variable must remain unmodified, so a copy is taken. */\r
 455                         xModifiableIdleTime = xExpectedIdleTime;\r
 456                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 457                         if( xModifiableIdleTime > 0 )\r
 458                         {\r
 459                                 __DSB();\r
 460                                 __WFI();\r
 461                                 __ISB();\r
 462                         }\r
 463                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 464 \r
 465                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 466                         accounted for as best it can be, but using the tickless mode will\r
 467                         inevitably result in some tiny drift of the time maintained by the\r
 468                         kernel with respect to calendar time. */\r
 469                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 470                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 471 \r
 472                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 473                         call above. */\r
 474                         __enable_interrupt();\r
 475 \r
 476                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 477                         {\r
 478                                 uint32_t ulCalculatedLoadValue;\r
 479 \r
 480                                 /* The tick interrupt has already executed, and the SysTick\r
 481                                 count reloaded with ulReloadValue.  Reset the\r
 482                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 483                                 period. */\r
 484                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 485 \r
 486                                 /* Don't allow a tiny value, or values that have somehow\r
 487                                 underflowed because the post sleep hook did something\r
 488                                 that took too long. */\r
 489                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 490                                 {\r
 491                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 492                                 }\r
 493 \r
 494                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 495 \r
 496                                 /* The tick interrupt handler will already have pended the tick\r
 497                                 processing in the kernel.  As the pending tick will be\r
 498                                 processed as soon as this function exits, the tick value\r
 499                                 maintained by the tick is stepped forward by one less than the\r
 500                                 time spent waiting. */\r
 501                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 502                         }\r
 503                         else\r
 504                         {\r
 505                                 /* Something other than the tick interrupt ended the sleep.\r
 506                                 Work out how long the sleep lasted rounded to complete tick\r
 507                                 periods (not the ulReload value which accounted for part\r
 508                                 ticks). */\r
 509                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 510 \r
 511                                 /* How many complete tick periods passed while the processor\r
 512                                 was waiting? */\r
 513                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 514 \r
 515                                 /* The reload value is set to whatever fraction of a single tick\r
 516                                 period remains. */\r
 517                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 518                         }\r
 519 \r
 520                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 521                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 522                         value.  The critical section is used to ensure the tick interrupt\r
 523                         can only execute once in the case that the reload register is near\r
 524                         zero. */\r
 525                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 526                         portENTER_CRITICAL();\r
 527                         {\r
 528                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 529                                 vTaskStepTick( ulCompleteTickPeriods );\r
 530                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 531                         }\r
 532                         portEXIT_CRITICAL();\r
 533                 }\r
 534         }\r
 535 \r
 536 #endif /* #if configUSE_TICKLESS_IDLE */\r
 537 /*-----------------------------------------------------------*/\r
 538 \r
 539 /*\r
 540  * Setup the systick timer to generate the tick interrupts at the required\r
 541  * frequency.\r
 542  */\r
 543 __weak void vPortSetupTimerInterrupt( void )\r
 544 {\r
 545         /* Calculate the constants required to configure the tick interrupt. */\r
 546         #if configUSE_TICKLESS_IDLE == 1\r
 547         {\r
 548                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 549                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 550                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 551         }\r
 552         #endif /* configUSE_TICKLESS_IDLE */\r
 553 \r
 554         /* Configure SysTick to interrupt at the requested rate. */\r
 555         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 556         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 557 }\r
 558 /*-----------------------------------------------------------*/\r
 559 \r
 560 #if( configASSERT_DEFINED == 1 )\r
 561 \r
 562         void vPortValidateInterruptPriority( void )\r
 563         {\r
 564         uint32_t ulCurrentInterrupt;\r
 565         uint8_t ucCurrentPriority;\r
 566 \r
 567                 /* Obtain the number of the currently executing interrupt. */\r
 568                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 569 \r
 570                 /* Is the interrupt number a user defined interrupt? */\r
 571                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 572                 {\r
 573                         /* Look up the interrupt's priority. */\r
 574                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 575 \r
 576                         /* The following assertion will fail if a service routine (ISR) for\r
 577                         an interrupt that has been assigned a priority above\r
 578                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 579                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 580                         from interrupts that have been assigned a priority at or below\r
 581                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 582 \r
 583                         Numerically low interrupt priority numbers represent logically high\r
 584                         interrupt priorities, therefore the priority of the interrupt must\r
 585                         be set to a value equal to or numerically *higher* than\r
 586                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 587 \r
 588                         Interrupts that use the FreeRTOS API must not be left at their\r
 589                         default priority of     zero as that is the highest possible priority,\r
 590                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 591                         and     therefore also guaranteed to be invalid.\r
 592 \r
 593                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 594                         interrupt entry is as fast and simple as possible.\r
 595 \r
 596                         The following links provide detailed information:\r
 597                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 598                         http://www.freertos.org/FAQHelp.html */\r
 599                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 600                 }\r
 601 \r
 602                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 603                 that define each interrupt's priority to be split between bits that\r
 604                 define the interrupt's pre-emption priority bits and bits that define\r
 605                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 606                 to be pre-emption priority bits.  The following assertion will fail if\r
 607                 this is not the case (if some bits represent a sub-priority).\r
 608 \r
 609                 If the application only uses CMSIS libraries for interrupt\r
 610                 configuration then the correct setting can be achieved on all Cortex-M\r
 611                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 612                 scheduler.  Note however that some vendor specific peripheral libraries\r
 613                 assume a non-zero priority group setting, in which cases using a value\r
 614                 of zero will result in unpredicable behaviour. */\r
 615                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 616         }\r
 617 \r
 618 #endif /* configASSERT_DEFINED */\r
 619 \r
 620 \r
 621 \r
 622 \r
 623 \r
 624 \r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r
 631 \r
 632 \r
 633 \r
 634 \r
 635 \r
 636 \r
 637 \r
 638 \r
 639 \r