git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM4F/portasm.s

   1 /*\r
   2     FreeRTOS V7.2.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43     \r
  44     ***************************************************************************\r
  45      *                                                                       *\r
  46      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  47      *    not run, what could be wrong?                                      *\r
  48      *                                                                       *\r
  49      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  50      *                                                                       *\r
  51     ***************************************************************************\r
  52 \r
  53     \r
  54     http://www.FreeRTOS.org - Documentation, training, latest information, \r
  55     license and contact details.\r
  56     \r
  57     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  58     including FreeRTOS+Trace - an indispensable productivity tool.\r
  59 \r
  60     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  61     the code with commercial support, indemnification, and middleware, under \r
  62     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  63     provide a safety engineered and independently SIL3 certified version under \r
  64     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  65 */\r
  66 \r
  67 #include <FreeRTOSConfig.h>\r
  68 \r
  69         RSEG    CODE:CODE(2)\r
  70         thumb\r
  71 \r
  72         EXTERN pxCurrentTCB\r
  73         EXTERN vTaskSwitchContext\r
  74 \r
  75         PUBLIC xPortPendSVHandler\r
  76         PUBLIC ulPortSetInterruptMask\r
  77         PUBLIC vPortClearInterruptMask\r
  78         PUBLIC vPortSVCHandler\r
  79         PUBLIC vPortStartFirstTask\r
  80         PUBLIC vPortEnableVFP\r
  81 \r
  82 \r
  83 /*-----------------------------------------------------------*/\r
  84 \r
  85 xPortPendSVHandler:\r
  86         mrs r0, psp                                             \r
  87         \r
  88         /* Get the location of the current TCB. */\r
  89         ldr     r3, =pxCurrentTCB                       \r
  90         ldr     r2, [r3]                                                \r
  91 \r
  92         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
  93         tst r14, #0x10\r
  94         it eq\r
  95         vstmdbeq r0!, {s16-s31}\r
  96 \r
  97         /* Save the core registers. */\r
  98         stmdb r0!, {r4-r11, r14}                                \r
  99         \r
 100         /* Save the new top of stack into the first member of the TCB. */\r
 101         str r0, [r2]\r
 102         \r
 103         stmdb sp!, {r3, r14}\r
 104         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 105         msr basepri, r0\r
 106         bl vTaskSwitchContext                   \r
 107         mov r0, #0\r
 108         msr basepri, r0\r
 109         ldmia sp!, {r3, r14}\r
 110 \r
 111         /* The first item in pxCurrentTCB is the task top of stack. */\r
 112         ldr r1, [r3]    \r
 113         ldr r0, [r1]\r
 114         \r
 115         /* Pop the core registers. */\r
 116         ldmia r0!, {r4-r11, r14}\r
 117 \r
 118         /* Is the task using the FPU context?  If so, pop the high vfp registers \r
 119         too. */\r
 120         tst r14, #0x10\r
 121         it eq\r
 122         vldmiaeq r0!, {s16-s31}\r
 123         \r
 124         msr psp, r0                                             \r
 125         bx r14                                                  \r
 126 \r
 127 \r
 128 /*-----------------------------------------------------------*/\r
 129 \r
 130 ulPortSetInterruptMask:\r
 131         mrs r0, basepri\r
 132         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 133         msr basepri, r1\r
 134         bx r14\r
 135         \r
 136 /*-----------------------------------------------------------*/\r
 137 \r
 138 vPortClearInterruptMask:\r
 139         msr basepri, r0\r
 140         bx r14\r
 141 \r
 142 /*-----------------------------------------------------------*/\r
 143 \r
 144 vPortSVCHandler:\r
 145         /* Get the location of the current TCB. */\r
 146         ldr     r3, =pxCurrentTCB\r
 147         ldr r1, [r3]\r
 148         ldr r0, [r1]\r
 149         /* Pop the core registers. */\r
 150         ldmia r0!, {r4-r11, r14}\r
 151         msr psp, r0\r
 152         mov r0, #0\r
 153         msr     basepri, r0     \r
 154         bx r14\r
 155 \r
 156 /*-----------------------------------------------------------*/\r
 157 \r
 158 vPortStartFirstTask\r
 159         /* Use the NVIC offset register to locate the stack. */\r
 160         ldr r0, =0xE000ED08\r
 161         ldr r0, [r0]\r
 162         ldr r0, [r0]\r
 163         /* Set the msp back to the start of the stack. */\r
 164         msr msp, r0\r
 165         /* Call SVC to start the first task. */\r
 166         cpsie i\r
 167         svc 0\r
 168 \r
 169 /*-----------------------------------------------------------*/\r
 170 \r
 171 vPortEnableVFP:\r
 172         /* The FPU enable bits are in the CPACR. */\r
 173         ldr.w r0, =0xE000ED88\r
 174         ldr     r1, [r0]\r
 175         \r
 176         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 177         orr     r1, r1, #( 0xf << 20 )\r
 178         str r1, [r0]\r
 179         bx      r14     \r
 180         \r
 181 \r
 182 \r
 183         END\r
 184         \r