]> git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/AtmelSAM9XE/port.c
Update version numbers in preparation for new release.
[freertos] / FreeRTOS / Source / portable / IAR / AtmelSAM9XE / port.c
1 /*\r
2     FreeRTOS V8.2.2 - Copyright (C) 2015 Real Time Engineers Ltd.\r
3     All rights reserved\r
4 \r
5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
6 \r
7     This file is part of the FreeRTOS distribution.\r
8 \r
9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
10     the terms of the GNU General Public License (version 2) as published by the\r
11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
12 \r
13     ***************************************************************************\r
14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
16     >>!   obliged to provide the source code for proprietary components     !<<\r
17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
18     ***************************************************************************\r
19 \r
20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
23     link: http://www.freertos.org/a00114.html\r
24 \r
25     ***************************************************************************\r
26      *                                                                       *\r
27      *    FreeRTOS provides completely free yet professionally developed,    *\r
28      *    robust, strictly quality controlled, supported, and cross          *\r
29      *    platform software that is more than just the market leader, it     *\r
30      *    is the industry's de facto standard.                               *\r
31      *                                                                       *\r
32      *    Help yourself get started quickly while simultaneously helping     *\r
33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
34      *    tutorial book, reference manual, or both:                          *\r
35      *    http://www.FreeRTOS.org/Documentation                              *\r
36      *                                                                       *\r
37     ***************************************************************************\r
38 \r
39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
41     defined configASSERT()?\r
42 \r
43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
44     embedded software for free we request you assist our global community by\r
45     participating in the support forum.\r
46 \r
47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
48     be as productive as possible as early as possible.  Now you can receive\r
49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
50     Ltd, and the world's leading authority on the world's leading RTOS.\r
51 \r
52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
55 \r
56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
58 \r
59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
61     licenses offer ticketed support, indemnification and commercial middleware.\r
62 \r
63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
64     engineered and independently SIL3 certified version for use in safety and\r
65     mission critical applications that require provable dependability.\r
66 \r
67     1 tab == 4 spaces!\r
68 */\r
69 \r
70 /*-----------------------------------------------------------\r
71  * Implementation of functions defined in portable.h for the Atmel ARM7 port.\r
72  *----------------------------------------------------------*/\r
73 \r
74 \r
75 /* Standard includes. */\r
76 #include <stdlib.h>\r
77 \r
78 /* Scheduler includes. */\r
79 #include "FreeRTOS.h"\r
80 #include "task.h"\r
81 \r
82 /* Hardware includes. */\r
83 #include <board.h>\r
84 #include <pio/pio.h>\r
85 #include <pio/pio_it.h>\r
86 #include <pit/pit.h>\r
87 #include <aic/aic.h>\r
88 #include <tc/tc.h>\r
89 #include <utility/led.h>\r
90 #include <utility/trace.h>\r
91 \r
92 /*-----------------------------------------------------------*/\r
93 \r
94 /* Constants required to setup the initial stack. */\r
95 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
96 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
97 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
98 \r
99 /* Constants required to setup the PIT. */\r
100 #define port1MHz_IN_Hz                                  ( 1000000ul )\r
101 #define port1SECOND_IN_uS                               ( 1000000.0 )\r
102 \r
103 /* Constants required to handle critical sections. */\r
104 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
105 \r
106 \r
107 #define portINT_LEVEL_SENSITIVE  0\r
108 #define portPIT_ENABLE          ( ( uint16_t ) 0x1 << 24 )\r
109 #define portPIT_INT_ENABLE      ( ( uint16_t ) 0x1 << 25 )\r
110 /*-----------------------------------------------------------*/\r
111 \r
112 /* Setup the PIT to generate the tick interrupts. */\r
113 static void prvSetupTimerInterrupt( void );\r
114 \r
115 /* The PIT interrupt handler - the RTOS tick. */\r
116 static void vPortTickISR( void );\r
117 \r
118 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
119 cannot be initialised to 0 as this will cause interrupts to be enabled\r
120 during the kernel initialisation process. */\r
121 uint32_t ulCriticalNesting = ( uint32_t ) 9999;\r
122 \r
123 /*-----------------------------------------------------------*/\r
124 \r
125 /*\r
126  * Initialise the stack of a task to look exactly as if a call to\r
127  * portSAVE_CONTEXT had been called.\r
128  *\r
129  * See header file for description.\r
130  */\r
131 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
132 {\r
133 StackType_t *pxOriginalTOS;\r
134 \r
135         pxOriginalTOS = pxTopOfStack;\r
136 \r
137         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
138         is not really required. */\r
139         pxTopOfStack--;\r
140 \r
141         /* Setup the initial stack of the task.  The stack is set exactly as\r
142         expected by the portRESTORE_CONTEXT() macro. */\r
143 \r
144         /* First on the stack is the return address - which in this case is the\r
145         start of the task.  The offset is added to make the return address appear\r
146         as it would within an IRQ ISR. */\r
147         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
148         pxTopOfStack--;\r
149 \r
150         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
151         pxTopOfStack--; \r
152         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
153         pxTopOfStack--;\r
154         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
155         pxTopOfStack--; \r
156         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
157         pxTopOfStack--; \r
158         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
159         pxTopOfStack--; \r
160         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
161         pxTopOfStack--; \r
162         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
163         pxTopOfStack--; \r
164         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
165         pxTopOfStack--; \r
166         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
167         pxTopOfStack--; \r
168         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
169         pxTopOfStack--; \r
170         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
171         pxTopOfStack--; \r
172         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
173         pxTopOfStack--; \r
174         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
175         pxTopOfStack--; \r
176         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
177         pxTopOfStack--; \r
178 \r
179         /* When the task starts is will expect to find the function parameter in\r
180         R0. */\r
181         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
182         pxTopOfStack--;\r
183 \r
184         /* The status register is set for system mode, with interrupts enabled. */\r
185         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
186         \r
187         #ifdef THUMB_INTERWORK\r
188         {\r
189                 /* We want the task to start in thumb mode. */\r
190                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
191         }\r
192         #endif\r
193         \r
194         pxTopOfStack--;\r
195 \r
196         /* Interrupt flags cannot always be stored on the stack and will\r
197         instead be stored in a variable, which is then saved as part of the\r
198         tasks context. */\r
199         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
200 \r
201         return pxTopOfStack;    \r
202 }\r
203 /*-----------------------------------------------------------*/\r
204 \r
205 BaseType_t xPortStartScheduler( void )\r
206 {\r
207 extern void vPortStartFirstTask( void );\r
208 \r
209         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
210         here already. */\r
211         prvSetupTimerInterrupt();\r
212 \r
213         /* Start the first task. */\r
214         vPortStartFirstTask();  \r
215 \r
216         /* Should not get here! */\r
217         return 0;\r
218 }\r
219 /*-----------------------------------------------------------*/\r
220 \r
221 void vPortEndScheduler( void )\r
222 {\r
223         /* It is unlikely that the ARM port will require this function as there\r
224         is nothing to return to.  */\r
225 }\r
226 /*-----------------------------------------------------------*/\r
227 \r
228 static __arm void vPortTickISR( void )\r
229 {\r
230 volatile uint32_t ulDummy;\r
231         \r
232         /* Increment the tick count - which may wake some tasks but as the\r
233         preemptive scheduler is not being used any woken task is not given\r
234         processor time no matter what its priority. */\r
235         if( xTaskIncrementTick() != pdFALSE )\r
236         {\r
237                 vTaskSwitchContext();\r
238         }\r
239                 \r
240         /* Clear the PIT interrupt. */\r
241         ulDummy = AT91C_BASE_PITC->PITC_PIVR;\r
242         \r
243         /* To remove compiler warning. */\r
244         ( void ) ulDummy;\r
245         \r
246         /* The AIC is cleared in the asm wrapper, outside of this function. */\r
247 }\r
248 /*-----------------------------------------------------------*/\r
249 \r
250 static void prvSetupTimerInterrupt( void )\r
251 {\r
252 const uint32_t ulPeriodIn_uS = ( 1.0 / ( double ) configTICK_RATE_HZ ) * port1SECOND_IN_uS;\r
253 \r
254         /* Setup the PIT for the required frequency. */\r
255         PIT_Init( ulPeriodIn_uS, BOARD_MCK / port1MHz_IN_Hz );\r
256         \r
257         /* Setup the PIT interrupt. */\r
258         AIC_DisableIT( AT91C_ID_SYS );\r
259         AIC_ConfigureIT( AT91C_ID_SYS, AT91C_AIC_PRIOR_LOWEST, vPortTickISR );\r
260         AIC_EnableIT( AT91C_ID_SYS );\r
261         PIT_EnableIT();\r
262 }\r
263 /*-----------------------------------------------------------*/\r
264 \r
265 void vPortEnterCritical( void )\r
266 {\r
267         /* Disable interrupts first! */\r
268         __disable_irq();\r
269 \r
270         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
271         directly.  Increment ulCriticalNesting to keep a count of how many times\r
272         portENTER_CRITICAL() has been called. */\r
273         ulCriticalNesting++;\r
274 }\r
275 /*-----------------------------------------------------------*/\r
276 \r
277 void vPortExitCritical( void )\r
278 {\r
279         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
280         {\r
281                 /* Decrement the nesting count as we are leaving a critical section. */\r
282                 ulCriticalNesting--;\r
283 \r
284                 /* If the nesting level has reached zero then interrupts should be\r
285                 re-enabled. */\r
286                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
287                 {\r
288                         __enable_irq();\r
289                 }\r
290         }\r
291 }\r
292 /*-----------------------------------------------------------*/\r
293 \r
294 \r
295 \r
296 \r
297 \r
298 \r