git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/RX100/port.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*-----------------------------------------------------------\r
  97  * Implementation of functions defined in portable.h for the SH2A port.\r
  98  *----------------------------------------------------------*/\r
  99 \r
 100 /* Standard C includes. */\r
 101 #include "limits.h"\r
 102 \r
 103 /* Scheduler includes. */\r
 104 #include "FreeRTOS.h"\r
 105 #include "task.h"\r
 106 \r
 107 /* Library includes. */\r
 108 #include "string.h"\r
 109 \r
 110 /* Hardware specifics. */\r
 111 #include "iorx111.h"\r
 112 \r
 113 /*-----------------------------------------------------------*/\r
 114 \r
 115 /* Tasks should start with interrupts enabled and in Supervisor mode, therefore\r
 116 PSW is set with U and I set, and PM and IPL clear. */\r
 117 #define portINITIAL_PSW     ( ( StackType_t ) 0x00030000 )\r
 118 \r
 119 /* The peripheral clock is divided by this value before being supplying the\r
 120 CMT. */\r
 121 #if ( configUSE_TICKLESS_IDLE == 0 )\r
 122         /* If tickless idle is not used then the divisor can be fixed. */\r
 123         #define portCLOCK_DIVISOR       8UL\r
 124 #elif ( configPERIPHERAL_CLOCK_HZ >= 12000000 )\r
 125         #define portCLOCK_DIVISOR       512UL\r
 126 #elif ( configPERIPHERAL_CLOCK_HZ >= 6000000 )\r
 127         #define portCLOCK_DIVISOR       128UL\r
 128 #elif ( configPERIPHERAL_CLOCK_HZ >= 1000000 )\r
 129         #define portCLOCK_DIVISOR       32UL\r
 130 #else\r
 131         #define portCLOCK_DIVISOR       8UL\r
 132 #endif\r
 133 \r
 134 \r
 135 /* Keys required to lock and unlock access to certain system registers\r
 136 respectively. */\r
 137 #define portUNLOCK_KEY          0xA50B\r
 138 #define portLOCK_KEY            0xA500\r
 139 \r
 140 /*-----------------------------------------------------------*/\r
 141 \r
 142 /*\r
 143  * Function to start the first task executing - written in asm code as direct\r
 144  * access to registers is required.\r
 145  */\r
 146 extern void prvStartFirstTask( void );\r
 147 \r
 148 /*\r
 149  * The tick ISR handler.  The peripheral used is configured by the application\r
 150  * via a hook/callback function.\r
 151  */\r
 152 __interrupt static void prvTickISR( void );\r
 153 \r
 154 /*\r
 155  * Sets up the periodic ISR used for the RTOS tick using the CMT.\r
 156  * The application writer can define configSETUP_TICK_INTERRUPT() (in\r
 157  * FreeRTOSConfig.h) such that their own tick interrupt configuration is used\r
 158  * in place of prvSetupTimerInterrupt().\r
 159  */\r
 160 static void prvSetupTimerInterrupt( void );\r
 161 #ifndef configSETUP_TICK_INTERRUPT\r
 162         /* The user has not provided their own tick interrupt configuration so use\r
 163     the definition in this file (which uses the interval timer). */\r
 164         #define configSETUP_TICK_INTERRUPT() prvSetupTimerInterrupt()\r
 165 #endif /* configSETUP_TICK_INTERRUPT */\r
 166 \r
 167 /*\r
 168  * Called after the sleep mode registers have been configured, prvSleep()\r
 169  * executes the pre and post sleep macros, and actually calls the wait\r
 170  * instruction.\r
 171  */\r
 172 #if configUSE_TICKLESS_IDLE == 1\r
 173         static void prvSleep( TickType_t xExpectedIdleTime );\r
 174 #endif /* configUSE_TICKLESS_IDLE */\r
 175 \r
 176 /*-----------------------------------------------------------*/\r
 177 \r
 178 extern void *pxCurrentTCB;\r
 179 \r
 180 /*-----------------------------------------------------------*/\r
 181 \r
 182 /* Calculate how many clock increments make up a single tick period. */\r
 183 static const uint32_t ulMatchValueForOneTick = ( ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) / configTICK_RATE_HZ );\r
 184 \r
 185 #if configUSE_TICKLESS_IDLE == 1\r
 186 \r
 187         /* Holds the maximum number of ticks that can be suppressed - which is\r
 188         basically how far into the future an interrupt can be generated. Set\r
 189         during initialisation.  This is the maximum possible value that the\r
 190         compare match register can hold divided by ulMatchValueForOneTick. */\r
 191         static const TickType_t xMaximumPossibleSuppressedTicks = USHRT_MAX / ( ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) / configTICK_RATE_HZ );\r
 192 \r
 193         /* Flag set from the tick interrupt to allow the sleep processing to know if\r
 194         sleep mode was exited because of a tick interrupt, or an interrupt\r
 195         generated by something else. */\r
 196         static volatile uint32_t ulTickFlag = pdFALSE;\r
 197 \r
 198         /* The CMT counter is stopped temporarily each time it is re-programmed.\r
 199         The following constant offsets the CMT counter match value by the number of\r
 200         CMT     counts that would typically be missed while the counter was stopped to\r
 201         compensate for the lost time.  The large difference between the divided CMT\r
 202         clock and the CPU clock means it is likely ulStoppedTimerCompensation will\r
 203         equal zero - and be optimised away. */\r
 204         static const uint32_t ulStoppedTimerCompensation = 100UL / ( configCPU_CLOCK_HZ / ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) );\r
 205 \r
 206 #endif\r
 207 \r
 208 /*-----------------------------------------------------------*/\r
 209 \r
 210 /*\r
 211  * See header file for description.\r
 212  */\r
 213 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 214 {\r
 215         /* Offset to end up on 8 byte boundary. */\r
 216         pxTopOfStack--;\r
 217 \r
 218         /* R0 is not included as it is the stack pointer. */\r
 219         *pxTopOfStack = 0x00;\r
 220         pxTopOfStack--;\r
 221     *pxTopOfStack = 0x00;\r
 222         pxTopOfStack--;\r
 223         *pxTopOfStack = portINITIAL_PSW;\r
 224         pxTopOfStack--;\r
 225         *pxTopOfStack = ( StackType_t ) pxCode;\r
 226 \r
 227         /* When debugging it can be useful if every register is set to a known\r
 228         value.  Otherwise code space can be saved by just setting the registers\r
 229         that need to be set. */\r
 230         #ifdef USE_FULL_REGISTER_INITIALISATION\r
 231         {\r
 232                 pxTopOfStack--;\r
 233                 *pxTopOfStack = 0x12345678;     /* r15. */\r
 234                 pxTopOfStack--;\r
 235                 *pxTopOfStack = 0xaaaabbbb;\r
 236                 pxTopOfStack--;\r
 237                 *pxTopOfStack = 0xdddddddd;\r
 238                 pxTopOfStack--;\r
 239                 *pxTopOfStack = 0xcccccccc;\r
 240                 pxTopOfStack--;\r
 241                 *pxTopOfStack = 0xbbbbbbbb;\r
 242                 pxTopOfStack--;\r
 243                 *pxTopOfStack = 0xaaaaaaaa;\r
 244                 pxTopOfStack--;\r
 245                 *pxTopOfStack = 0x99999999;\r
 246                 pxTopOfStack--;\r
 247                 *pxTopOfStack = 0x88888888;\r
 248                 pxTopOfStack--;\r
 249                 *pxTopOfStack = 0x77777777;\r
 250                 pxTopOfStack--;\r
 251                 *pxTopOfStack = 0x66666666;\r
 252                 pxTopOfStack--;\r
 253                 *pxTopOfStack = 0x55555555;\r
 254                 pxTopOfStack--;\r
 255                 *pxTopOfStack = 0x44444444;\r
 256                 pxTopOfStack--;\r
 257                 *pxTopOfStack = 0x33333333;\r
 258                 pxTopOfStack--;\r
 259                 *pxTopOfStack = 0x22222222;\r
 260                 pxTopOfStack--;\r
 261         }\r
 262         #else\r
 263         {\r
 264                 /* Leave space for the registers that will get popped from the stack\r
 265                 when the task first starts executing. */\r
 266                 pxTopOfStack -= 15;\r
 267         }\r
 268         #endif\r
 269 \r
 270         *pxTopOfStack = ( StackType_t ) pvParameters; /* R1 */\r
 271         pxTopOfStack--;\r
 272         *pxTopOfStack = 0x12345678; /* Accumulator. */\r
 273         pxTopOfStack--;\r
 274         *pxTopOfStack = 0x87654321; /* Accumulator. */\r
 275 \r
 276         return pxTopOfStack;\r
 277 }\r
 278 /*-----------------------------------------------------------*/\r
 279 \r
 280 BaseType_t xPortStartScheduler( void )\r
 281 {\r
 282         /* Use pxCurrentTCB just so it does not get optimised away. */\r
 283         if( pxCurrentTCB != NULL )\r
 284         {\r
 285                 /* Call an application function to set up the timer that will generate\r
 286                 the tick interrupt.  This way the application can decide which\r
 287                 peripheral to use.  If tickless mode is used then the default\r
 288                 implementation defined in this file (which uses CMT0) should not be\r
 289                 overridden. */\r
 290                 configSETUP_TICK_INTERRUPT();\r
 291 \r
 292                 /* Enable the software interrupt. */\r
 293                 _IEN( _ICU_SWINT ) = 1;\r
 294 \r
 295                 /* Ensure the software interrupt is clear. */\r
 296                 _IR( _ICU_SWINT ) = 0;\r
 297 \r
 298                 /* Ensure the software interrupt is set to the kernel priority. */\r
 299                 _IPR( _ICU_SWINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 300 \r
 301                 /* Start the first task. */\r
 302                 prvStartFirstTask();\r
 303         }\r
 304 \r
 305         /* Execution should not reach here as the tasks are now running!\r
 306         prvSetupTimerInterrupt() is called here to prevent the compiler outputting\r
 307         a warning about a statically declared function not being referenced in the\r
 308         case that the application writer has provided their own tick interrupt\r
 309         configuration routine (and defined configSETUP_TICK_INTERRUPT() such that\r
 310         their own routine will be called in place of prvSetupTimerInterrupt()). */\r
 311         prvSetupTimerInterrupt();\r
 312 \r
 313         /* Should not get here. */\r
 314         return pdFAIL;\r
 315 }\r
 316 /*-----------------------------------------------------------*/\r
 317 \r
 318 #pragma vector = configTICK_VECTOR\r
 319 __interrupt static void prvTickISR( void )\r
 320 {\r
 321         /* Re-enable interrupts. */\r
 322         __enable_interrupt();\r
 323 \r
 324         /* Increment the tick, and perform any processing the new tick value\r
 325         necessitates. */\r
 326         __set_interrupt_level( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 327         {\r
 328                 if( xTaskIncrementTick() != pdFALSE )\r
 329                 {\r
 330                         taskYIELD();\r
 331                 }\r
 332         }\r
 333         __set_interrupt_level( configKERNEL_INTERRUPT_PRIORITY );\r
 334 \r
 335         #if configUSE_TICKLESS_IDLE == 1\r
 336         {\r
 337                 /* The CPU woke because of a tick. */\r
 338                 ulTickFlag = pdTRUE;\r
 339 \r
 340                 /* If this is the first tick since exiting tickless mode then the CMT\r
 341                 compare match value needs resetting. */\r
 342                 CMT0.CMCOR = ( uint16_t ) ulMatchValueForOneTick;\r
 343         }\r
 344         #endif\r
 345 }\r
 346 /*-----------------------------------------------------------*/\r
 347 \r
 348 void vPortEndScheduler( void )\r
 349 {\r
 350         /* Not implemented in ports where there is nothing to return to.\r
 351         Artificially force an assert. */\r
 352         configASSERT( pxCurrentTCB == NULL );\r
 353 }\r
 354 /*-----------------------------------------------------------*/\r
 355 \r
 356 static void prvSetupTimerInterrupt( void )\r
 357 {\r
 358         /* Unlock. */\r
 359         SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 360 \r
 361         /* Enable CMT0. */\r
 362         MSTP( CMT0 ) = 0;\r
 363 \r
 364         /* Lock again. */\r
 365         SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 366 \r
 367         /* Interrupt on compare match. */\r
 368         CMT0.CMCR.BIT.CMIE = 1;\r
 369 \r
 370         /* Set the compare match value. */\r
 371         CMT0.CMCOR = ( uint16_t ) ulMatchValueForOneTick;\r
 372 \r
 373         /* Divide the PCLK. */\r
 374         #if portCLOCK_DIVISOR == 512\r
 375         {\r
 376                 CMT0.CMCR.BIT.CKS = 3;\r
 377         }\r
 378         #elif portCLOCK_DIVISOR == 128\r
 379         {\r
 380                 CMT0.CMCR.BIT.CKS = 2;\r
 381         }\r
 382         #elif portCLOCK_DIVISOR == 32\r
 383         {\r
 384                 CMT0.CMCR.BIT.CKS = 1;\r
 385         }\r
 386         #elif portCLOCK_DIVISOR == 8\r
 387         {\r
 388                 CMT0.CMCR.BIT.CKS = 0;\r
 389         }\r
 390         #else\r
 391         {\r
 392                 #error Invalid portCLOCK_DIVISOR setting\r
 393         }\r
 394         #endif\r
 395 \r
 396 \r
 397         /* Enable the interrupt... */\r
 398         _IEN( _CMT0_CMI0 ) = 1;\r
 399 \r
 400         /* ...and set its priority to the application defined kernel priority. */\r
 401         _IPR( _CMT0_CMI0 ) = configKERNEL_INTERRUPT_PRIORITY;\r
 402 \r
 403         /* Start the timer. */\r
 404         CMT.CMSTR0.BIT.STR0 = 1;\r
 405 }\r
 406 /*-----------------------------------------------------------*/\r
 407 \r
 408 #if configUSE_TICKLESS_IDLE == 1\r
 409 \r
 410         static void prvSleep( TickType_t xExpectedIdleTime )\r
 411         {\r
 412                 /* Allow the application to define some pre-sleep processing. */\r
 413                 configPRE_SLEEP_PROCESSING( xExpectedIdleTime );\r
 414 \r
 415                 /* xExpectedIdleTime being set to 0 by configPRE_SLEEP_PROCESSING()\r
 416                 means the application defined code has already executed the WAIT\r
 417                 instruction. */\r
 418                 if( xExpectedIdleTime > 0 )\r
 419                 {\r
 420                         __wait_for_interrupt();\r
 421                 }\r
 422 \r
 423                 /* Allow the application to define some post sleep processing. */\r
 424                 configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 425         }\r
 426 \r
 427 #endif /* configUSE_TICKLESS_IDLE */\r
 428 /*-----------------------------------------------------------*/\r
 429 \r
 430 #if configUSE_TICKLESS_IDLE == 1\r
 431 \r
 432         void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 433         {\r
 434         uint32_t ulMatchValue, ulCompleteTickPeriods, ulCurrentCount;\r
 435         eSleepModeStatus eSleepAction;\r
 436 \r
 437                 /* THIS FUNCTION IS CALLED WITH THE SCHEDULER SUSPENDED. */\r
 438 \r
 439                 /* Make sure the CMT reload value does not overflow the counter. */\r
 440                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 441                 {\r
 442                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 443                 }\r
 444 \r
 445                 /* Calculate the reload value required to wait xExpectedIdleTime tick\r
 446                 periods. */\r
 447                 ulMatchValue = ulMatchValueForOneTick * xExpectedIdleTime;\r
 448                 if( ulMatchValue > ulStoppedTimerCompensation )\r
 449                 {\r
 450                         /* Compensate for the fact that the CMT is going to be stopped\r
 451                         momentarily. */\r
 452                         ulMatchValue -= ulStoppedTimerCompensation;\r
 453                 }\r
 454 \r
 455                 /* Stop the CMT momentarily.  The time the CMT is stopped for is\r
 456                 accounted for as best it can be, but using the tickless mode will\r
 457                 inevitably result in some tiny drift of the time maintained by the\r
 458                 kernel with respect to calendar time. */\r
 459                 CMT.CMSTR0.BIT.STR0 = 0;\r
 460                 while( CMT.CMSTR0.BIT.STR0 == 1 )\r
 461                 {\r
 462                         /* Nothing to do here. */\r
 463                 }\r
 464 \r
 465                 /* Critical section using the global interrupt bit as the i bit is\r
 466                 automatically reset by the WAIT instruction. */\r
 467                 __disable_interrupt();\r
 468 \r
 469                 /* The tick flag is set to false before sleeping.  If it is true when\r
 470                 sleep mode is exited then sleep mode was probably exited because the\r
 471                 tick was suppressed for the entire xExpectedIdleTime period. */\r
 472                 ulTickFlag = pdFALSE;\r
 473 \r
 474                 /* If a context switch is pending then abandon the low power entry as\r
 475                 the context switch might have been pended by an external interrupt that\r
 476                 requires processing. */\r
 477                 eSleepAction = eTaskConfirmSleepModeStatus();\r
 478                 if( eSleepAction == eAbortSleep )\r
 479                 {\r
 480                         /* Restart tick. */\r
 481                         CMT.CMSTR0.BIT.STR0 = 1;\r
 482                         __enable_interrupt();\r
 483                 }\r
 484                 else if( eSleepAction == eNoTasksWaitingTimeout )\r
 485                 {\r
 486                     /* Protection off. */\r
 487                     SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 488 \r
 489                     /* Ready for software standby with all clocks stopped. */\r
 490                         SYSTEM.SBYCR.BIT.SSBY = 1;\r
 491 \r
 492                     /* Protection on. */\r
 493                     SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 494 \r
 495                         /* Sleep until something happens.  Calling prvSleep() will\r
 496                         automatically reset the i bit in the PSW. */\r
 497                         prvSleep( xExpectedIdleTime );\r
 498 \r
 499                         /* Restart the CMT. */\r
 500                         CMT.CMSTR0.BIT.STR0 = 1;\r
 501                 }\r
 502                 else\r
 503                 {\r
 504                     /* Protection off. */\r
 505                     SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 506 \r
 507                     /* Ready for deep sleep mode. */\r
 508                         SYSTEM.MSTPCRC.BIT.DSLPE = 1;\r
 509                         SYSTEM.MSTPCRA.BIT.MSTPA28 = 1;\r
 510                         SYSTEM.SBYCR.BIT.SSBY = 0;\r
 511 \r
 512                     /* Protection on. */\r
 513                     SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 514 \r
 515                     /* Adjust the match value to take into account that the current\r
 516                         time slice is already partially complete. */\r
 517                         ulMatchValue -= ( uint32_t ) CMT0.CMCNT;\r
 518                         CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 519 \r
 520                         /* Restart the CMT to count up to the new match value. */\r
 521                         CMT0.CMCNT = 0;\r
 522                         CMT.CMSTR0.BIT.STR0 = 1;\r
 523 \r
 524                         /* Sleep until something happens.  Calling prvSleep() will\r
 525                         automatically reset the i bit in the PSW. */\r
 526                         prvSleep( xExpectedIdleTime );\r
 527 \r
 528                         /* Stop CMT.  Again, the time the SysTick is stopped for is\r
 529                         accounted for as best it can be, but using the tickless mode will\r
 530                         inevitably result in some tiny drift of the time maintained by the\r
 531                         kernel with     respect to calendar time. */\r
 532                         CMT.CMSTR0.BIT.STR0 = 0;\r
 533                         while( CMT.CMSTR0.BIT.STR0 == 1 )\r
 534                         {\r
 535                                 /* Nothing to do here. */\r
 536                         }\r
 537 \r
 538                         ulCurrentCount = ( uint32_t ) CMT0.CMCNT;\r
 539 \r
 540                         if( ulTickFlag != pdFALSE )\r
 541                         {\r
 542                                 /* The tick interrupt has already executed, although because\r
 543                                 this function is called with the scheduler suspended the actual\r
 544                                 tick processing will not occur until after this function has\r
 545                                 exited.  Reset the match value with whatever remains of this\r
 546                                 tick period. */\r
 547                                 ulMatchValue = ulMatchValueForOneTick - ulCurrentCount;\r
 548                                 CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 549 \r
 550                                 /* The tick interrupt handler will already have pended the tick\r
 551                                 processing in the kernel.  As the pending tick will be\r
 552                                 processed as soon as this function exits, the tick value\r
 553                                 maintained by the tick is stepped forward by one less than the\r
 554                                 time spent sleeping.  The actual stepping of the tick appears\r
 555                                 later in this function. */\r
 556                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 557                         }\r
 558                         else\r
 559                         {\r
 560                                 /* Something other than the tick interrupt ended the sleep.\r
 561                                 How     many complete tick periods passed while the processor was\r
 562                                 sleeping? */\r
 563                                 ulCompleteTickPeriods = ulCurrentCount / ulMatchValueForOneTick;\r
 564 \r
 565                                 /* The match value is set to whatever fraction of a single tick\r
 566                                 period remains. */\r
 567                                 ulMatchValue = ulCurrentCount - ( ulCompleteTickPeriods * ulMatchValueForOneTick );\r
 568                                 CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 569                         }\r
 570 \r
 571                         /* Restart the CMT so it runs up to the match value.  The match value\r
 572                         will get set to the value required to generate exactly one tick period\r
 573                         the next time the CMT interrupt executes. */\r
 574                         CMT0.CMCNT = 0;\r
 575                         CMT.CMSTR0.BIT.STR0 = 1;\r
 576 \r
 577                         /* Wind the tick forward by the number of tick periods that the CPU\r
 578                         remained in a low power state. */\r
 579                         vTaskStepTick( ulCompleteTickPeriods );\r
 580                 }\r
 581         }\r
 582 \r
 583 #endif /* configUSE_TICKLESS_IDLE */\r
 584 \r