git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/MikroC/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V9.0.1 - Copyright (C) 2017 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 \r
  79 #ifndef configSYSTICK_CLOCK_HZ\r
  80         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  81         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  82         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  83 #else\r
  84         /* The way the SysTick is clocked is not modified in case it is not the same\r
  85         as the core. */\r
  86         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  87 #endif\r
  88 \r
  89 /* Constants required to manipulate the core.  Registers first... */\r
  90 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  91 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  92 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  93 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  94 /* ...then bits in the registers. */\r
  95 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  96 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  97 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  98 #define portNVIC_PENDSVCLEAR_BIT                         ( 1UL << 27UL )\r
  99 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 100 \r
 101 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 102 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 103 \r
 104 /* Constants required to check the validity of an interrupt priority. */\r
 105 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 106 #define portNVIC_IP_REGISTERS_OFFSET_16  ( 0xE000E3F0 )\r
 107 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 108 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 109 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 110 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 111 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 112 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 113 \r
 114 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 115 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 116 \r
 117 /* Constants required to manipulate the VFP. */\r
 118 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 119 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 120 \r
 121 /* Constants required to set up the initial stack. */\r
 122 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 123 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 124 \r
 125 /* The systick is a 24-bit counter. */\r
 126 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 127 \r
 128 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 129 occurred while the SysTick counter is stopped during tickless idle\r
 130 calculations. */\r
 131 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 132 \r
 133 /* Let the user override the pre-loading of the initial LR with the address of\r
 134 prvTaskExitError() in case it messes up unwinding of the stack in the\r
 135 debugger. */\r
 136 #ifdef configTASK_RETURN_ADDRESS\r
 137         #define portTASK_RETURN_ADDRESS configTASK_RETURN_ADDRESS\r
 138 #else\r
 139         #define portTASK_RETURN_ADDRESS prvTaskExitError\r
 140 #endif\r
 141 \r
 142 /* Cannot find a weak linkage attribute, so the\r
 143 configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if the\r
 144 application writer wants to provide their own implementation of\r
 145 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 146 is defined. */\r
 147 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 148                 #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 149 #endif\r
 150 \r
 151 /* Manual definition of missing asm names. */\r
 152 #define psp     9\r
 153 #define basepri 17\r
 154 #define msp             8\r
 155 #define ipsr    5\r
 156 #define control 20\r
 157 \r
 158 /* From port.c. */\r
 159 extern void *pxCurrentTCB;\r
 160 \r
 161 /* Each task maintains its own interrupt status in the critical nesting\r
 162 variable. */\r
 163 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 164 \r
 165 /*\r
 166  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 167  * file is weak to allow application writers to change the timer used to\r
 168  * generate the tick interrupt.\r
 169  */\r
 170 void vPortSetupTimerInterrupt( void );\r
 171 \r
 172 /*\r
 173  * Exception handlers.\r
 174  */\r
 175 void xPortPendSVHandler( void );\r
 176 void xPortSysTickHandler( void );\r
 177 void vPortSVCHandler( void );\r
 178 \r
 179 /*\r
 180  * Start first task is a separate function so it can be tested in isolation.\r
 181  */\r
 182 static void prvPortStartFirstTask( void );\r
 183 \r
 184 /*\r
 185  * Function to enable the VFP.\r
 186  */\r
 187  static void vPortEnableVFP( void );\r
 188 \r
 189 /*\r
 190  * Used to catch tasks that attempt to return from their implementing function.\r
 191  */\r
 192 static void prvTaskExitError( void );\r
 193 \r
 194 /*-----------------------------------------------------------*/\r
 195 \r
 196 /*\r
 197  * The number of SysTick increments that make up one tick period.\r
 198  */\r
 199 #if configUSE_TICKLESS_IDLE == 1\r
 200         static uint32_t ulTimerCountsForOneTick = 0;\r
 201 #endif /* configUSE_TICKLESS_IDLE */\r
 202 \r
 203 /*\r
 204  * The maximum number of tick periods that can be suppressed is limited by the\r
 205  * 24 bit resolution of the SysTick timer.\r
 206  */\r
 207 #if configUSE_TICKLESS_IDLE == 1\r
 208         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 209 #endif /* configUSE_TICKLESS_IDLE */\r
 210 \r
 211 /*\r
 212  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 213  * power functionality only.\r
 214  */\r
 215 #if configUSE_TICKLESS_IDLE == 1\r
 216         static uint32_t ulStoppedTimerCompensation = 0;\r
 217 #endif /* configUSE_TICKLESS_IDLE */\r
 218 \r
 219 /*\r
 220  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 221  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 222  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 223  */\r
 224 #if ( configASSERT_DEFINED == 1 )\r
 225          static uint8_t ucMaxSysCallPriority = 0;\r
 226          static uint32_t ulMaxPRIGROUPValue = 0;\r
 227 #endif /* configASSERT_DEFINED */\r
 228 \r
 229 /*-----------------------------------------------------------*/\r
 230 \r
 231 /*\r
 232  * See header file for description.\r
 233  */\r
 234 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 235 {\r
 236         /* Simulate the stack frame as it would be created by a context switch\r
 237         interrupt. */\r
 238 \r
 239         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 240         of interrupts, and to ensure alignment. */\r
 241         pxTopOfStack--;\r
 242 \r
 243         /* Sometimes the parameters are loaded from the stack. */\r
 244         *pxTopOfStack = ( StackType_t ) pvParameters;\r
 245         pxTopOfStack--;\r
 246 \r
 247         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 248         pxTopOfStack--;\r
 249         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 250         pxTopOfStack--;\r
 251         *pxTopOfStack = ( StackType_t ) portTASK_RETURN_ADDRESS;        /* LR */\r
 252 \r
 253         /* Save code space by skipping register initialisation. */\r
 254         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 255         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 256 \r
 257         /* A save method is being used that requires each task to maintain its\r
 258         own exec return value. */\r
 259         pxTopOfStack--;\r
 260         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 261 \r
 262         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 263 \r
 264         return pxTopOfStack;\r
 265 }\r
 266 /*-----------------------------------------------------------*/\r
 267 \r
 268 static void prvTaskExitError( void )\r
 269 {\r
 270         /* A function that implements a task must not exit or attempt to return to\r
 271         its caller as there is nothing to return to.  If a task wants to exit it\r
 272         should instead call vTaskDelete( NULL ).\r
 273 \r
 274         Artificially force an assert() to be triggered if configASSERT() is\r
 275         defined, then stop here so application writers can catch the error. */\r
 276         configASSERT( uxCriticalNesting == ~0UL );\r
 277         portDISABLE_INTERRUPTS();\r
 278         for( ;; );\r
 279 }\r
 280 /*-----------------------------------------------------------*/\r
 281 \r
 282 void vPortSVCHandler( void ) iv IVT_INT_SVCall ics ICS_OFF\r
 283 {\r
 284         __asm {\r
 285                         ldr r3, =_pxCurrentTCB  /* Restore the context. */\r
 286                         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 287                         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 288                         ldm r0!, (r4-r11, r14)/* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 289                         msr psp, r0                             /* Restore the task stack pointer. */\r
 290                         isb\r
 291                         mov r0, #0\r
 292                         msr basepri, r0\r
 293                         bx r14\r
 294         };\r
 295 }\r
 296 /*-----------------------------------------------------------*/\r
 297 \r
 298 static void prvPortStartFirstTask( void )\r
 299 {\r
 300         __asm {\r
 301                                 ldr r0, =0xE000ED08      /* Use the NVIC offset register to locate the stack. */\r
 302                                 ldr r0, [r0]\r
 303                                 ldr r0, [r0]\r
 304                                 msr msp, r0                      /* Set the msp back to the start of the stack. */\r
 305                                 /* Clear the bit that indicates the FPU is in use in case the FPU was used\r
 306                                 before the scheduler was started - which would otherwise result in the\r
 307                                 unnecessary leaving of space in the SVC stack for lazy saving of FPU\r
 308                                 registers. */\r
 309                                 mov r0, #0\r
 310                                 msr control, r0\r
 311                                 cpsie i                          /* Globally enable interrupts. */\r
 312                                 cpsie f\r
 313                                 dsb\r
 314                                 isb\r
 315                                 svc #0                                  /* System call to start first task. */\r
 316                                 nop\r
 317                         };\r
 318 }\r
 319 /*-----------------------------------------------------------*/\r
 320 \r
 321 /*\r
 322  * See header file for description.\r
 323  */\r
 324 BaseType_t xPortStartScheduler( void )\r
 325 {\r
 326         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 327         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 328         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 329 \r
 330         #if( configASSERT_DEFINED == 1 )\r
 331         {\r
 332                 volatile uint32_t ulOriginalPriority;\r
 333                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 334                 volatile uint8_t ucMaxPriorityValue;\r
 335 \r
 336                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 337                 functions can be called.  ISR safe functions are those that end in\r
 338                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 339                 ensure interrupt entry is as fast and simple as possible.\r
 340 \r
 341                 Save the interrupt priority value that is about to be clobbered. */\r
 342                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 343 \r
 344                 /* Determine the number of priority bits available.  First write to all\r
 345                 possible bits. */\r
 346                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 347 \r
 348                 /* Read the value back to see how many bits stuck. */\r
 349                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 350 \r
 351                 /* The kernel interrupt priority should be set to the lowest\r
 352                 priority. */\r
 353                 configASSERT( ucMaxPriorityValue == ( configKERNEL_INTERRUPT_PRIORITY & ucMaxPriorityValue ) );\r
 354 \r
 355                 /* Use the same mask on the maximum system call priority. */\r
 356                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 357 \r
 358                 /* Calculate the maximum acceptable priority group value for the number\r
 359                 of bits read back. */\r
 360                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 361                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 362                 {\r
 363                         ulMaxPRIGROUPValue--;\r
 364                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 365                 }\r
 366 \r
 367                 #ifdef __NVIC_PRIO_BITS\r
 368                 {\r
 369                         /* Check the CMSIS configuration that defines the number of\r
 370                         priority bits matches the number of priority bits actually queried\r
 371                         from the hardware. */\r
 372                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 373                 }\r
 374                 #endif\r
 375 \r
 376                 #ifdef configPRIO_BITS\r
 377                 {\r
 378                         /* Check the FreeRTOS configuration that defines the number of\r
 379                         priority bits matches the number of priority bits actually queried\r
 380                         from the hardware. */\r
 381                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 382                 }\r
 383                 #endif\r
 384 \r
 385                 /* Shift the priority group value back to its position within the AIRCR\r
 386                 register. */\r
 387                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 388                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 389 \r
 390                 /* Restore the clobbered interrupt priority register to its original\r
 391                 value. */\r
 392                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 393         }\r
 394         #endif /* conifgASSERT_DEFINED */\r
 395 \r
 396         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 397         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 398         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 399 \r
 400         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 401         here already. */\r
 402         vPortSetupTimerInterrupt();\r
 403 \r
 404         /* Initialise the critical nesting count ready for the first task. */\r
 405         uxCriticalNesting = 0;\r
 406 \r
 407         /* Ensure the VFP is enabled - it should be anyway. */\r
 408         vPortEnableVFP();\r
 409 \r
 410         /* Lazy save always. */\r
 411         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 412 \r
 413         /* Start the first task. */\r
 414         prvPortStartFirstTask();\r
 415 \r
 416         /* Should never get here as the tasks will now be executing!  Call the task\r
 417         exit error function to prevent compiler warnings about a static function\r
 418         not being called in the case that the application writer overrides this\r
 419         functionality by defining configTASK_RETURN_ADDRESS. */\r
 420         prvTaskExitError();\r
 421 \r
 422         /* Should not get here! */\r
 423         return 0;\r
 424 }\r
 425 /*-----------------------------------------------------------*/\r
 426 \r
 427 void vPortEndScheduler( void )\r
 428 {\r
 429         /* Not implemented in ports where there is nothing to return to.\r
 430         Artificially force an assert. */\r
 431         configASSERT( uxCriticalNesting == 1000UL );\r
 432 }\r
 433 /*-----------------------------------------------------------*/\r
 434 \r
 435 void vPortEnterCritical( void )\r
 436 {\r
 437         portDISABLE_INTERRUPTS();\r
 438         uxCriticalNesting++;\r
 439 \r
 440         /* This is not the interrupt safe version of the enter critical function so\r
 441         assert() if it is being called from an interrupt context.  Only API\r
 442         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 443         the critical nesting count is 1 to protect against recursive calls if the\r
 444         assert function also uses a critical section. */\r
 445         if( uxCriticalNesting == 1 )\r
 446         {\r
 447                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 448         }\r
 449 }\r
 450 /*-----------------------------------------------------------*/\r
 451 \r
 452 void vPortExitCritical( void )\r
 453 {\r
 454         configASSERT( uxCriticalNesting );\r
 455         uxCriticalNesting--;\r
 456         if( uxCriticalNesting == 0 )\r
 457         {\r
 458                 portENABLE_INTERRUPTS();\r
 459         }\r
 460 }\r
 461 /*-----------------------------------------------------------*/\r
 462 \r
 463 const uint8_t ucMaxSyscallInterruptPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY;\r
 464 void xPortPendSVHandler( void ) iv IVT_INT_PendSV ics ICS_OFF\r
 465 {\r
 466         __asm {\r
 467 #ifdef HW_DEBUG\r
 468                                 /* The function is not truly naked, so add back the 4 bytes subtracted\r
 469                                 from the stack pointer by the function prologue. */\r
 470                 add sp, sp, #4\r
 471 #endif\r
 472         mrs r0, psp\r
 473         isb\r
 474 \r
 475         ldr     r3, =_pxCurrentTCB               /* Get the location of the current TCB. */\r
 476         ldr     r2, [r3]\r
 477 \r
 478         tst r14, #0x10                   /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 479         it eq\r
 480         vstmdbeq r0!, (s16-s31)\r
 481 \r
 482         stmdb r0!, (r4-r11, r14)                 /* Save the core registers. */\r
 483 \r
 484         str r0, [r2]                     /* Save the new top of stack into the first member of the TCB. */\r
 485 \r
 486         stmdb sp!, (r3)\r
 487         ldr r0, =_ucMaxSyscallInterruptPriority\r
 488         ldr r1, [r0]\r
 489         msr basepri, r1\r
 490         dsb\r
 491            isb\r
 492         bl _vTaskSwitchContext\r
 493         mov r0, #0\r
 494         msr basepri, r0\r
 495         ldm sp!, (r3)\r
 496 \r
 497         ldr r1, [r3]                     /* The first item in pxCurrentTCB is the task top of stack. */\r
 498         ldr r0, [r1]\r
 499 \r
 500         ldm r0!, (r4-r11, r14)           /* Pop the core registers. */\r
 501 \r
 502         tst r14, #0x10                   /* Is the task using the FPU context?  If so, pop the high vfp registers too. */\r
 503         it eq\r
 504         vldmiaeq r0!, (s16-s31)\r
 505 \r
 506         msr psp, r0\r
 507         isb\r
 508         bx r14\r
 509         }\r
 510 }\r
 511 /*-----------------------------------------------------------*/\r
 512 \r
 513 void xPortSysTickHandler( void ) iv IVT_INT_SysTick ics ICS_AUTO\r
 514 {\r
 515         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 516         executes all interrupts must be unmasked.  There is therefore no need to\r
 517         save and then restore the interrupt mask value as its value is already\r
 518         known - therefore the slightly faster portDISABLE_INTERRUPTS() function is\r
 519         used in place of portSET_INTERRUPT_MASK_FROM_ISR(). */\r
 520         portDISABLE_INTERRUPTS();\r
 521         {\r
 522                 /* Increment the RTOS tick. */\r
 523                 if( xTaskIncrementTick() != pdFALSE )\r
 524                 {\r
 525                         /* A context switch is required.  Context switching is performed in\r
 526                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 527                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 528                 }\r
 529         }\r
 530         portENABLE_INTERRUPTS();\r
 531 }\r
 532 /*-----------------------------------------------------------*/\r
 533 \r
 534 #if( ( configUSE_TICKLESS_IDLE == 1 ) && ( configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0 ) )\r
 535 \r
 536         void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 537         {\r
 538         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 539         TickType_t xModifiableIdleTime;\r
 540 \r
 541                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 542                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 543                 {\r
 544                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 545                 }\r
 546 \r
 547                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 548                 is accounted for as best it can be, but using the tickless mode will\r
 549                 inevitably result in some tiny drift of the time maintained by the\r
 550                 kernel with respect to calendar time. */\r
 551                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 552 \r
 553                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 554                 tick periods.  -1 is used because this code will execute part way\r
 555                 through one of the tick periods. */\r
 556                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 557                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 558                 {\r
 559                         ulReloadValue -= ulStoppedTimerCompensation;\r
 560                 }\r
 561 \r
 562                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 563                 method as that will mask interrupts that should exit sleep mode. */\r
 564                 __asm { "cpsid i" };\r
 565                 __asm { "dsb" };\r
 566                 __asm { "isb" };\r
 567 \r
 568                 /* If a context switch is pending or a task is waiting for the scheduler\r
 569                 to be unsuspended then abandon the low power entry. */\r
 570                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 571                 {\r
 572                         /* Restart from whatever is left in the count register to complete\r
 573                         this tick period. */\r
 574                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 575 \r
 576                         /* Restart SysTick. */\r
 577                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 578 \r
 579                         /* Reset the reload register to the value required for normal tick\r
 580                         periods. */\r
 581                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 582 \r
 583                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 584                         above. */\r
 585                         __asm { "cpsie i" };\r
 586                 }\r
 587                 else\r
 588                 {\r
 589                         /* Set the new reload value. */\r
 590                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 591 \r
 592                         /* Clear the SysTick count flag and set the count value back to\r
 593                         zero. */\r
 594                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 595 \r
 596                         /* Restart SysTick. */\r
 597                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 598 \r
 599                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 600                         set its parameter to 0 to indicate that its implementation contains\r
 601                         its own wait for interrupt or wait for event instruction, and so wfi\r
 602                         should not be executed again.  However, the original expected idle\r
 603                         time variable must remain unmodified, so a copy is taken. */\r
 604                         xModifiableIdleTime = xExpectedIdleTime;\r
 605                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 606                         if( xModifiableIdleTime > 0 )\r
 607                         {\r
 608                                 __asm { "dsb" };\r
 609                                 __asm { "wfi" };\r
 610                                 __asm { "isb" };\r
 611                         }\r
 612                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 613 \r
 614                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 615                         accounted for as best it can be, but using the tickless mode will\r
 616                         inevitably result in some tiny drift of the time maintained by the\r
 617                         kernel with respect to calendar time. */\r
 618                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 619                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 620 \r
 621                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 622                         above. */\r
 623                         __asm { "cpsie i" };\r
 624                                 __asm { "wfi" };\r
 625                                 __asm { "isb" };\r
 626 \r
 627                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 628                         {\r
 629                                 uint32_t ulCalculatedLoadValue;\r
 630 \r
 631                                 /* The tick interrupt has already executed, and the SysTick\r
 632                                 count reloaded with ulReloadValue.  Reset the\r
 633                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 634                                 period. */\r
 635                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 636 \r
 637                                 /* Don't allow a tiny value, or values that have somehow\r
 638                                 underflowed because the post sleep hook did something\r
 639                                 that took too long. */\r
 640                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 641                                 {\r
 642                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 643                                 }\r
 644 \r
 645                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 646 \r
 647                                 /* The tick interrupt handler will already have pended the tick\r
 648                                 processing in the kernel.  As the pending tick will be\r
 649                                 processed as soon as this function exits, the tick value\r
 650                                 maintained by the tick is stepped forward by one less than the\r
 651                                 time spent waiting. */\r
 652                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 653                         }\r
 654                         else\r
 655                         {\r
 656                                 /* Something other than the tick interrupt ended the sleep.\r
 657                                 Work out how long the sleep lasted rounded to complete tick\r
 658                                 periods (not the ulReload value which accounted for part\r
 659                                 ticks). */\r
 660                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 661 \r
 662                                 /* How many complete tick periods passed while the processor\r
 663                                 was waiting? */\r
 664                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 665 \r
 666                                 /* The reload value is set to whatever fraction of a single tick\r
 667                                 period remains. */\r
 668                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 669                         }\r
 670 \r
 671                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 672                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 673                         value.  The critical section is used to ensure the tick interrupt\r
 674                         can only execute once in the case that the reload register is near\r
 675                         zero. */\r
 676                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 677                         portENTER_CRITICAL();\r
 678                         {\r
 679                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 680                                 vTaskStepTick( ulCompleteTickPeriods );\r
 681                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 682                         }\r
 683                         portEXIT_CRITICAL();\r
 684                 }\r
 685         }\r
 686 \r
 687 #endif /* #if configUSE_TICKLESS_IDLE */\r
 688 /*-----------------------------------------------------------*/\r
 689 \r
 690 /*\r
 691  * Setup the systick timer to generate the tick interrupts at the required\r
 692  * frequency.\r
 693  */\r
 694 #if( configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0 )\r
 695 \r
 696         void vPortSetupTimerInterrupt( void )\r
 697         {\r
 698                         /* Calculate the constants required to configure the tick interrupt. */\r
 699                         #if configUSE_TICKLESS_IDLE == 1\r
 700                         {\r
 701                                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 702                                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 703                                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 704                         }\r
 705                         #endif /* configUSE_TICKLESS_IDLE */\r
 706 \r
 707                         /* Reset SysTick. */\r
 708                         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 709                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 710 \r
 711                         /* Configure SysTick to interrupt at the requested rate. */\r
 712                         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 713                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 714         }\r
 715 \r
 716 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 717 /*-----------------------------------------------------------*/\r
 718 \r
 719 /* This is a naked function. */\r
 720 static void vPortEnableVFP( void )\r
 721 {\r
 722         __asm {\r
 723                         ldr r0, =0xE000ED88                      /* The FPU enable bits are in the CPACR. */\r
 724                         ldr r1, [r0]\r
 725 \r
 726                         orr r1, r1, #0xF00000            /* Enable CP10 and CP11 coprocessors, then save back. */\r
 727                         str r1, [r0]\r
 728                         bx r14\r
 729         };\r
 730 }\r
 731 /*-----------------------------------------------------------*/\r
 732 \r
 733 BaseType_t xPortIsInsideInterrupt( void )\r
 734 {\r
 735 BaseType_t xReturn;\r
 736 \r
 737         /* Obtain the number of the currently executing interrupt. */\r
 738         if( CPU_REG_GET( CPU_IPSR ) == 0 )\r
 739         {\r
 740                 xReturn = pdFALSE;\r
 741         }\r
 742         else\r
 743         {\r
 744                 xReturn = pdTRUE;\r
 745         }\r
 746 \r
 747         return xReturn;\r
 748 }\r
 749 /*-----------------------------------------------------------*/\r
 750 \r
 751 #if( configASSERT_DEFINED == 1 )\r
 752 \r
 753         /* Limitations in the MikroC inline asm means ulCurrentInterrupt has to be\r
 754         global - which makes vPortValidateInterruptPriority() non re-entrant.\r
 755         However that should not matter as an interrupt can only itself be\r
 756         interrupted by a higher priority interrupt.  That means if\r
 757         ulCurrentInterrupt, so ulCurrentInterrupt getting corrupted cannot lead to\r
 758         an invalid interrupt priority being missed. */\r
 759         uint32_t ulCurrentInterrupt;\r
 760         uint8_t ucCurrentPriority;\r
 761         void vPortValidateInterruptPriority( void )\r
 762         {\r
 763                 /* Obtain the number of the currently executing interrupt. */\r
 764                 __asm { push (r0, r1)\r
 765                                 mrs r0, ipsr\r
 766                                 ldr r1, =_ulCurrentInterrupt\r
 767                                 str r0, [r1]\r
 768                                 pop (r0, r1)\r
 769                 };\r
 770 \r
 771                 /* Is the interrupt number a user defined interrupt? */\r
 772                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 773                 {\r
 774                         /* Look up the interrupt's priority. */\r
 775                         ucCurrentPriority = *( ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + ulCurrentInterrupt ) );\r
 776 \r
 777                         /* The following assertion will fail if a service routine (ISR) for\r
 778                         an interrupt that has been assigned a priority above\r
 779                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 780                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 781                         from interrupts that have been assigned a priority at or below\r
 782                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 783 \r
 784                         Numerically low interrupt priority numbers represent logically high\r
 785                         interrupt priorities, therefore the priority of the interrupt must\r
 786                         be set to a value equal to or numerically *higher* than\r
 787                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 788 \r
 789                         Interrupts that use the FreeRTOS API must not be left at their\r
 790                         default priority of     zero as that is the highest possible priority,\r
 791                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 792                         and     therefore also guaranteed to be invalid.\r
 793 \r
 794                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 795                         interrupt entry is as fast and simple as possible.\r
 796 \r
 797                         The following links provide detailed information:\r
 798                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 799                         http://www.freertos.org/FAQHelp.html */\r
 800                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 801                 }\r
 802 \r
 803                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 804                 that define each interrupt's priority to be split between bits that\r
 805                 define the interrupt's pre-emption priority bits and bits that define\r
 806                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 807                 to be pre-emption priority bits.  The following assertion will fail if\r
 808                 this is not the case (if some bits represent a sub-priority).\r
 809 \r
 810                 If the application only uses CMSIS libraries for interrupt\r
 811                 configuration then the correct setting can be achieved on all Cortex-M\r
 812                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 813                 scheduler.  Note however that some vendor specific peripheral libraries\r
 814                 assume a non-zero priority group setting, in which cases using a value\r
 815                 of zero will result in unpredicable behaviour. */\r
 816                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 817         }\r
 818 \r
 819 #endif /* configASSERT_DEFINED */