git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM7_LPC21xx/port.c

   1 /*\r
   2     FreeRTOS V7.3.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT \r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  33     distribute a combined work that includes FreeRTOS without being obliged to\r
  34     provide the source code for proprietary components outside of the FreeRTOS\r
  35     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  36     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  37     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  38     more details. You should have received a copy of the GNU General Public\r
  39     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  40     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  41     by writing to Richard Barry, contact details for whom are available on the\r
  42     FreeRTOS WEB site.\r
  43 \r
  44     1 tab == 4 spaces!\r
  45     \r
  46     ***************************************************************************\r
  47      *                                                                       *\r
  48      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  49      *    not run, what could be wrong?"                                     *\r
  50      *                                                                       *\r
  51      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  52      *                                                                       *\r
  53     ***************************************************************************\r
  54 \r
  55     \r
  56     http://www.FreeRTOS.org - Documentation, training, latest versions, license \r
  57     and contact details.  \r
  58     \r
  59     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  60     including FreeRTOS+Trace - an indispensable productivity tool.\r
  61 \r
  62     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  63     the code with commercial support, indemnification, and middleware, under \r
  64     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  65     provide a safety engineered and independently SIL3 certified version under \r
  66     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  67 */\r
  68 \r
  69 \r
  70 /* Standard includes. */\r
  71 #include <stdlib.h>\r
  72 \r
  73 /* Scheduler includes. */\r
  74 #include "FreeRTOS.h"\r
  75 #include "task.h"\r
  76 \r
  77 /* Constants required to setup the initial task context. */\r
  78 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  79 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  80 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  81 #define portNO_CRITICAL_SECTION_NESTING ( ( portSTACK_TYPE ) 0 )\r
  82 \r
  83 /* Constants required to setup the tick ISR. */\r
  84 #define portENABLE_TIMER                        ( ( unsigned portCHAR ) 0x01 )\r
  85 #define portPRESCALE_VALUE                      0x00\r
  86 #define portINTERRUPT_ON_MATCH          ( ( unsigned portLONG ) 0x01 )\r
  87 #define portRESET_COUNT_ON_MATCH        ( ( unsigned portLONG ) 0x02 )\r
  88 \r
  89 /* Constants required to setup the VIC for the tick ISR. */\r
  90 #define portTIMER_VIC_CHANNEL           ( ( unsigned portLONG ) 0x0004 )\r
  91 #define portTIMER_VIC_CHANNEL_BIT       ( ( unsigned portLONG ) 0x0010 )\r
  92 #define portTIMER_VIC_ENABLE            ( ( unsigned portLONG ) 0x0020 )\r
  93 \r
  94 /* Constants required to handle interrupts. */\r
  95 #define portTIMER_MATCH_ISR_BIT         ( ( unsigned portCHAR ) 0x01 )\r
  96 #define portCLEAR_VIC_INTERRUPT         ( ( unsigned portLONG ) 0 )\r
  97 \r
  98 /*-----------------------------------------------------------*/\r
  99 \r
 100 /* The code generated by the Keil compiler does not maintain separate\r
 101 stack and frame pointers. The portENTER_CRITICAL macro cannot therefore\r
 102 use the stack as per other ports.  Instead a variable is used to keep\r
 103 track of the critical section nesting.  This variable has to be stored\r
 104 as part of the task context and must be initialised to a non zero value. */\r
 105 \r
 106 #define portNO_CRITICAL_NESTING         ( ( unsigned portLONG ) 0 )\r
 107 volatile unsigned portLONG ulCriticalNesting = 9999UL;\r
 108 \r
 109 /*-----------------------------------------------------------*/\r
 110 \r
 111 /* Setup the timer to generate the tick interrupts. */\r
 112 static void prvSetupTimerInterrupt( void );\r
 113 \r
 114 /* \r
 115  * The scheduler can only be started from ARM mode, so \r
 116  * vPortStartFirstSTask() is defined in portISR.c. \r
 117  */\r
 118 extern __asm void vPortStartFirstTask( void );\r
 119 \r
 120 /*-----------------------------------------------------------*/\r
 121 \r
 122 /* \r
 123  * See header file for description. \r
 124  */\r
 125 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 126 {\r
 127 portSTACK_TYPE *pxOriginalTOS;\r
 128 \r
 129         /* Setup the initial stack of the task.  The stack is set exactly as \r
 130         expected by the portRESTORE_CONTEXT() macro.\r
 131 \r
 132         Remember where the top of the (simulated) stack is before we place \r
 133         anything on it. */\r
 134         pxOriginalTOS = pxTopOfStack;\r
 135         \r
 136         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 137         is not really required. */\r
 138         pxTopOfStack--;\r
 139 \r
 140         /* First on the stack is the return address - which in this case is the\r
 141         start of the task.  The offset is added to make the return address appear\r
 142         as it would within an IRQ ISR. */\r
 143         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 144         pxTopOfStack--;\r
 145 \r
 146         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 147         pxTopOfStack--; \r
 148         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 149         pxTopOfStack--;\r
 150         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 151         pxTopOfStack--; \r
 152         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 153         pxTopOfStack--; \r
 154         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 155         pxTopOfStack--; \r
 156         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 157         pxTopOfStack--; \r
 158         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 159         pxTopOfStack--; \r
 160         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 161         pxTopOfStack--; \r
 162         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 163         pxTopOfStack--; \r
 164         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 165         pxTopOfStack--; \r
 166         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 167         pxTopOfStack--; \r
 168         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 169         pxTopOfStack--; \r
 170         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 171         pxTopOfStack--; \r
 172         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 173         pxTopOfStack--; \r
 174         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 175         pxTopOfStack--;\r
 176 \r
 177         /* The last thing onto the stack is the status register, which is set for\r
 178         system mode, with interrupts enabled. */\r
 179         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 180 \r
 181         if( ( ( unsigned long ) pxCode & 0x01UL ) != 0x00UL )\r
 182         {\r
 183                 /* We want the task to start in thumb mode. */\r
 184                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 185         }\r
 186 \r
 187         pxTopOfStack--;\r
 188 \r
 189         /* The code generated by the Keil compiler does not maintain separate\r
 190         stack and frame pointers. The portENTER_CRITICAL macro cannot therefore\r
 191         use the stack as per other ports.  Instead a variable is used to keep\r
 192         track of the critical section nesting.  This variable has to be stored\r
 193         as part of the task context and is initially set to zero. */\r
 194         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 195 \r
 196         return pxTopOfStack;\r
 197 }\r
 198 /*-----------------------------------------------------------*/\r
 199 \r
 200 portBASE_TYPE xPortStartScheduler( void )\r
 201 {\r
 202         /* Start the timer that generates the tick ISR. */\r
 203         prvSetupTimerInterrupt();\r
 204 \r
 205         /* Start the first task.  This is done from portISR.c as ARM mode must be\r
 206         used. */\r
 207         vPortStartFirstTask();\r
 208 \r
 209         /* Should not get here! */\r
 210         return 0;\r
 211 }\r
 212 /*-----------------------------------------------------------*/\r
 213 \r
 214 void vPortEndScheduler( void )\r
 215 {\r
 216         /* It is unlikely that the ARM port will require this function as there\r
 217         is nothing to return to.  If this is required - stop the tick ISR then\r
 218         return back to main. */\r
 219 }\r
 220 /*-----------------------------------------------------------*/\r
 221 \r
 222 #if configUSE_PREEMPTION == 0\r
 223 \r
 224         /* \r
 225          * The cooperative scheduler requires a normal IRQ service routine to \r
 226          * simply increment the system tick. \r
 227          */\r
 228         void vNonPreemptiveTick( void ) __irq;\r
 229         void vNonPreemptiveTick( void ) __irq\r
 230         {\r
 231                 /* Increment the tick count - this may make a delaying task ready\r
 232                 to run - but a context switch is not performed. */              \r
 233                 vTaskIncrementTick();\r
 234 \r
 235                 T0IR = portTIMER_MATCH_ISR_BIT;                         /* Clear the timer event */\r
 236                 VICVectAddr = portCLEAR_VIC_INTERRUPT;          /* Acknowledge the Interrupt */\r
 237         }\r
 238 \r
 239  #else\r
 240 \r
 241         /*\r
 242          **************************************************************************\r
 243          * The preemptive scheduler ISR is written in assembler and can be found   \r
 244          * in the portASM.s file. This will only get used if portUSE_PREEMPTION\r
 245          * is set to 1 in portmacro.h\r
 246          ************************************************************************** \r
 247          */\r
 248 \r
 249           void vPreemptiveTick( void );\r
 250 \r
 251 #endif\r
 252 /*-----------------------------------------------------------*/\r
 253 \r
 254 static void prvSetupTimerInterrupt( void )\r
 255 {\r
 256 unsigned portLONG ulCompareMatch;\r
 257 \r
 258         /* A 1ms tick does not require the use of the timer prescale.  This is\r
 259         defaulted to zero but can be used if necessary. */\r
 260         T0PR = portPRESCALE_VALUE;\r
 261 \r
 262         /* Calculate the match value required for our wanted tick rate. */\r
 263         ulCompareMatch = configCPU_CLOCK_HZ / configTICK_RATE_HZ;\r
 264 \r
 265         /* Protect against divide by zero.  Using an if() statement still results\r
 266         in a warning - hence the #if. */\r
 267         #if portPRESCALE_VALUE != 0\r
 268         {\r
 269                 ulCompareMatch /= ( portPRESCALE_VALUE + 1 );\r
 270         }\r
 271         #endif\r
 272 \r
 273         T0MR0 = ulCompareMatch;\r
 274 \r
 275         /* Generate tick with timer 0 compare match. */\r
 276         T0MCR = portRESET_COUNT_ON_MATCH | portINTERRUPT_ON_MATCH;\r
 277 \r
 278         /* Setup the VIC for the timer. */\r
 279         VICIntSelect &= ~( portTIMER_VIC_CHANNEL_BIT );\r
 280         VICIntEnable |= portTIMER_VIC_CHANNEL_BIT;\r
 281         \r
 282         /* The ISR installed depends on whether the preemptive or cooperative\r
 283         scheduler is being used. */\r
 284         #if configUSE_PREEMPTION == 1\r
 285         {       \r
 286                 VICVectAddr0 = ( unsigned portLONG ) vPreemptiveTick;\r
 287         }\r
 288         #else\r
 289         {\r
 290                 VICVectAddr0 = ( unsigned portLONG ) vNonPreemptiveTick;\r
 291         }\r
 292         #endif\r
 293 \r
 294         VICVectCntl0 = portTIMER_VIC_CHANNEL | portTIMER_VIC_ENABLE;\r
 295 \r
 296         /* Start the timer - interrupts are disabled when this function is called\r
 297         so it is okay to do this here. */\r
 298         T0TCR = portENABLE_TIMER;\r
 299 }\r
 300 /*-----------------------------------------------------------*/\r
 301 \r
 302 void vPortEnterCritical( void )\r
 303 {\r
 304         /* Disable interrupts as per portDISABLE_INTERRUPTS();                                                  */\r
 305         __disable_irq();\r
 306 \r
 307         /* Now interrupts are disabled ulCriticalNesting can be accessed \r
 308         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 309         portENTER_CRITICAL() has been called. */\r
 310         ulCriticalNesting++;\r
 311 }\r
 312 /*-----------------------------------------------------------*/\r
 313 \r
 314 void vPortExitCritical( void )\r
 315 {\r
 316         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 317         {\r
 318                 /* Decrement the nesting count as we are leaving a critical section. */\r
 319                 ulCriticalNesting--;\r
 320 \r
 321                 /* If the nesting level has reached zero then interrupts should be\r
 322                 re-enabled. */\r
 323                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 324                 {\r
 325                         /* Enable interrupts as per portEXIT_CRITICAL(). */\r
 326                         __enable_irq();\r
 327                 }\r
 328         }\r
 329 }\r
 330 /*-----------------------------------------------------------*/\r
 331 \r
 332 \r