git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CA9/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.1.0\r
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /* Standard includes. */\r
  29 #include <stdlib.h>\r
  30 \r
  31 /* Scheduler includes. */\r
  32 #include "FreeRTOS.h"\r
  33 #include "task.h"\r
  34 \r
  35 #ifndef configINTERRUPT_CONTROLLER_BASE_ADDRESS\r
  36         #error configINTERRUPT_CONTROLLER_BASE_ADDRESS must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  37 #endif\r
  38 \r
  39 #ifndef configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET\r
  40         #error configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  41 #endif\r
  42 \r
  43 #ifndef configUNIQUE_INTERRUPT_PRIORITIES\r
  44         #error configUNIQUE_INTERRUPT_PRIORITIES must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  45 #endif\r
  46 \r
  47 #ifndef configSETUP_TICK_INTERRUPT\r
  48         #error configSETUP_TICK_INTERRUPT() must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  49 #endif /* configSETUP_TICK_INTERRUPT */\r
  50 \r
  51 #ifndef configMAX_API_CALL_INTERRUPT_PRIORITY\r
  52         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  53 #endif\r
  54 \r
  55 #if configMAX_API_CALL_INTERRUPT_PRIORITY == 0\r
  56         #error configMAX_API_CALL_INTERRUPT_PRIORITY must not be set to 0\r
  57 #endif\r
  58 \r
  59 #if configMAX_API_CALL_INTERRUPT_PRIORITY > configUNIQUE_INTERRUPT_PRIORITIES\r
  60         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be less than or equal to configUNIQUE_INTERRUPT_PRIORITIES as the lower the numeric priority value the higher the logical interrupt priority\r
  61 #endif\r
  62 \r
  63 #if configUSE_PORT_OPTIMISED_TASK_SELECTION == 1\r
  64         /* Check the configuration. */\r
  65         #if( configMAX_PRIORITIES > 32 )\r
  66                 #error configUSE_PORT_OPTIMISED_TASK_SELECTION can only be set to 1 when configMAX_PRIORITIES is less than or equal to 32.  It is very rare that a system requires more than 10 to 15 difference priorities as tasks that share a priority will time slice.\r
  67         #endif\r
  68 #endif /* configUSE_PORT_OPTIMISED_TASK_SELECTION */\r
  69 \r
  70 /* In case security extensions are implemented. */\r
  71 #if configMAX_API_CALL_INTERRUPT_PRIORITY <= ( configUNIQUE_INTERRUPT_PRIORITIES / 2 )\r
  72         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be greater than ( configUNIQUE_INTERRUPT_PRIORITIES / 2 )\r
  73 #endif\r
  74 \r
  75 #ifndef configCLEAR_TICK_INTERRUPT\r
  76         #define configCLEAR_TICK_INTERRUPT()\r
  77 #endif\r
  78 \r
  79 /* The number of bits to shift for an interrupt priority is dependent on the\r
  80 number of bits implemented by the interrupt controller. */\r
  81 #if configUNIQUE_INTERRUPT_PRIORITIES == 16\r
  82         #define portPRIORITY_SHIFT 4\r
  83         #define portMAX_BINARY_POINT_VALUE      3\r
  84 #elif configUNIQUE_INTERRUPT_PRIORITIES == 32\r
  85         #define portPRIORITY_SHIFT 3\r
  86         #define portMAX_BINARY_POINT_VALUE      2\r
  87 #elif configUNIQUE_INTERRUPT_PRIORITIES == 64\r
  88         #define portPRIORITY_SHIFT 2\r
  89         #define portMAX_BINARY_POINT_VALUE      1\r
  90 #elif configUNIQUE_INTERRUPT_PRIORITIES == 128\r
  91         #define portPRIORITY_SHIFT 1\r
  92         #define portMAX_BINARY_POINT_VALUE      0\r
  93 #elif configUNIQUE_INTERRUPT_PRIORITIES == 256\r
  94         #define portPRIORITY_SHIFT 0\r
  95         #define portMAX_BINARY_POINT_VALUE      0\r
  96 #else\r
  97         #error Invalid configUNIQUE_INTERRUPT_PRIORITIES setting.  configUNIQUE_INTERRUPT_PRIORITIES must be set to the number of unique priorities implemented by the target hardware\r
  98 #endif\r
  99 \r
 100 /* A critical section is exited when the critical section nesting count reaches\r
 101 this value. */\r
 102 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
 103 \r
 104 /* In all GICs 255 can be written to the priority mask register to unmask all\r
 105 (but the lowest) interrupt priority. */\r
 106 #define portUNMASK_VALUE                                ( 0xFFUL )\r
 107 \r
 108 /* Tasks are not created with a floating point context, but can be given a\r
 109 floating point context after they have been created.  A variable is stored as\r
 110 part of the tasks context that holds portNO_FLOATING_POINT_CONTEXT if the task\r
 111 does not have an FPU context, or any other value if the task does have an FPU\r
 112 context. */\r
 113 #define portNO_FLOATING_POINT_CONTEXT   ( ( StackType_t ) 0 )\r
 114 \r
 115 /* Interrupt controller access addresses. */\r
 116 #define portICCPMR_PRIORITY_MASK_OFFSET                 ( 0x04 )\r
 117 #define portICCIAR_INTERRUPT_ACKNOWLEDGE_OFFSET ( 0x0C )\r
 118 #define portICCEOIR_END_OF_INTERRUPT_OFFSET     ( 0x10 )\r
 119 #define portICCBPR_BINARY_POINT_OFFSET                  ( 0x08 )\r
 120 #define portICCRPR_RUNNING_PRIORITY_OFFSET              ( 0x14 )\r
 121 #define portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS          ( configINTERRUPT_CONTROLLER_BASE_ADDRESS + configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET )\r
 122 #define portICCPMR_PRIORITY_MASK_REGISTER                                       ( *( ( volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCPMR_PRIORITY_MASK_OFFSET ) ) )\r
 123 #define portICCIAR_INTERRUPT_ACKNOWLEDGE_REGISTER_ADDRESS       ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCIAR_INTERRUPT_ACKNOWLEDGE_OFFSET )\r
 124 #define portICCEOIR_END_OF_INTERRUPT_REGISTER_ADDRESS           ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCEOIR_END_OF_INTERRUPT_OFFSET )\r
 125 #define portICCPMR_PRIORITY_MASK_REGISTER_ADDRESS                       ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCPMR_PRIORITY_MASK_OFFSET )\r
 126 #define portICCBPR_BINARY_POINT_REGISTER                                        ( *( ( const volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCBPR_BINARY_POINT_OFFSET ) ) )\r
 127 #define portICCRPR_RUNNING_PRIORITY_REGISTER                            ( *( ( const volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCRPR_RUNNING_PRIORITY_OFFSET ) ) )\r
 128 \r
 129 /* Used by portASSERT_IF_INTERRUPT_PRIORITY_INVALID() when ensuring the binary\r
 130 point is zero. */\r
 131 #define portBINARY_POINT_BITS                   ( ( uint8_t ) 0x03 )\r
 132 \r
 133 /* Constants required to setup the initial task context. */\r
 134 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
 135 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
 136 #define portTHUMB_MODE_ADDRESS                  ( 0x01UL )\r
 137 \r
 138 /* Masks all bits in the APSR other than the mode bits. */\r
 139 #define portAPSR_MODE_BITS_MASK                 ( 0x1F )\r
 140 \r
 141 /* The value of the mode bits in the APSR when the CPU is executing in user\r
 142 mode. */\r
 143 #define portAPSR_USER_MODE                              ( 0x10 )\r
 144 \r
 145 /* Macro to unmask all interrupt priorities. */\r
 146 #define portCLEAR_INTERRUPT_MASK()                                                                                      \\r
 147 {                                                                                                                                                       \\r
 148         __disable_irq();                                                                                                                \\r
 149         portICCPMR_PRIORITY_MASK_REGISTER = portUNMASK_VALUE;                                   \\r
 150         __asm(  "DSB            \n"                                                                                                     \\r
 151                         "ISB            \n" );                                                                                          \\r
 152         __enable_irq();                                                                                                                 \\r
 153 }\r
 154 \r
 155 /*-----------------------------------------------------------*/\r
 156 \r
 157 /*\r
 158  * Starts the first task executing.  This function is necessarily written in\r
 159  * assembly code so is implemented in portASM.s.\r
 160  */\r
 161 extern void vPortRestoreTaskContext( void );\r
 162 \r
 163 /*\r
 164  * Used to catch tasks that attempt to return from their implementing function.\r
 165  */\r
 166 static void prvTaskExitError( void );\r
 167 \r
 168 /*-----------------------------------------------------------*/\r
 169 \r
 170 /* A variable is used to keep track of the critical section nesting.  This\r
 171 variable has to be stored as part of the task context and must be initialised to\r
 172 a non zero value to ensure interrupts don't inadvertently become unmasked before\r
 173 the scheduler starts.  As it is stored as part of the task context it will\r
 174 automatically be set to 0 when the first task is started. */\r
 175 volatile uint32_t ulCriticalNesting = 9999UL;\r
 176 \r
 177 /* Used to pass constants into the ASM code.  The address at which variables are\r
 178 placed is the constant value so indirect loads in the asm code are not\r
 179 required. */\r
 180 uint32_t ulICCIAR __attribute__( ( at( portICCIAR_INTERRUPT_ACKNOWLEDGE_REGISTER_ADDRESS ) ) );\r
 181 uint32_t ulICCEOIR __attribute__( ( at( portICCEOIR_END_OF_INTERRUPT_REGISTER_ADDRESS ) ) );\r
 182 uint32_t ulICCPMR __attribute__( ( at( portICCPMR_PRIORITY_MASK_REGISTER_ADDRESS ) ) );\r
 183 uint32_t ulAsmAPIPriorityMask __attribute__( ( at( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) ) );\r
 184 \r
 185 /* Saved as part of the task context.  If ulPortTaskHasFPUContext is non-zero then\r
 186 a floating point context must be saved and restored for the task. */\r
 187 uint32_t ulPortTaskHasFPUContext = pdFALSE;\r
 188 \r
 189 /* Set to 1 to pend a context switch from an ISR. */\r
 190 uint32_t ulPortYieldRequired = pdFALSE;\r
 191 \r
 192 /* Counts the interrupt nesting depth.  A context switch is only performed if\r
 193 if the nesting depth is 0. */\r
 194 uint32_t ulPortInterruptNesting = 0UL;\r
 195 \r
 196 /*-----------------------------------------------------------*/\r
 197 \r
 198 /*\r
 199  * See header file for description.\r
 200  */\r
 201 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 202 {\r
 203         /* Setup the initial stack of the task.  The stack is set exactly as\r
 204         expected by the portRESTORE_CONTEXT() macro.\r
 205 \r
 206         The fist real value on the stack is the status register, which is set for\r
 207         system mode, with interrupts enabled.  A few NULLs are added first to ensure\r
 208         GDB does not try decoding a non-existent return address. */\r
 209         *pxTopOfStack = NULL;\r
 210         pxTopOfStack--;\r
 211         *pxTopOfStack = NULL;\r
 212         pxTopOfStack--;\r
 213         *pxTopOfStack = NULL;\r
 214         pxTopOfStack--;\r
 215         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 216 \r
 217         if( ( ( uint32_t ) pxCode & portTHUMB_MODE_ADDRESS ) != 0x00UL )\r
 218         {\r
 219                 /* The task will start in THUMB mode. */\r
 220                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 221         }\r
 222 \r
 223         pxTopOfStack--;\r
 224 \r
 225         /* Next the return address, which in this case is the start of the task. */\r
 226         *pxTopOfStack = ( StackType_t ) pxCode;\r
 227         pxTopOfStack--;\r
 228 \r
 229         /* Next all the registers other than the stack pointer. */\r
 230         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* R14 */\r
 231         pxTopOfStack--;\r
 232         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 233         pxTopOfStack--;\r
 234         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 235         pxTopOfStack--;\r
 236         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 237         pxTopOfStack--;\r
 238         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 239         pxTopOfStack--;\r
 240         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 241         pxTopOfStack--;\r
 242         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 243         pxTopOfStack--;\r
 244         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 245         pxTopOfStack--;\r
 246         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 247         pxTopOfStack--;\r
 248         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 249         pxTopOfStack--;\r
 250         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 251         pxTopOfStack--;\r
 252         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 253         pxTopOfStack--;\r
 254         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 255         pxTopOfStack--;\r
 256         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 257         pxTopOfStack--;\r
 258 \r
 259         /* The task will start with a critical nesting count of 0 as interrupts are\r
 260         enabled. */\r
 261         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 262         pxTopOfStack--;\r
 263 \r
 264         /* The task will start without a floating point context.  A task that uses\r
 265         the floating point hardware must call vPortTaskUsesFPU() before executing\r
 266         any floating point instructions. */\r
 267         *pxTopOfStack = portNO_FLOATING_POINT_CONTEXT;\r
 268 \r
 269         return pxTopOfStack;\r
 270 }\r
 271 /*-----------------------------------------------------------*/\r
 272 \r
 273 static void prvTaskExitError( void )\r
 274 {\r
 275         /* A function that implements a task must not exit or attempt to return to\r
 276         its caller as there is nothing to return to.  If a task wants to exit it\r
 277         should instead call vTaskDelete( NULL ).\r
 278 \r
 279         Artificially force an assert() to be triggered if configASSERT() is\r
 280         defined, then stop here so application writers can catch the error. */\r
 281         configASSERT( ulPortInterruptNesting == ~0UL );\r
 282         portDISABLE_INTERRUPTS();\r
 283         for( ;; );\r
 284 }\r
 285 /*-----------------------------------------------------------*/\r
 286 \r
 287 BaseType_t xPortStartScheduler( void )\r
 288 {\r
 289 uint32_t ulAPSR;\r
 290 \r
 291         /* Only continue if the CPU is not in User mode.  The CPU must be in a\r
 292         Privileged mode for the scheduler to start. */\r
 293         __asm( "MRS ulAPSR, APSR" );\r
 294         ulAPSR &= portAPSR_MODE_BITS_MASK;\r
 295         configASSERT( ulAPSR != portAPSR_USER_MODE );\r
 296 \r
 297         if( ulAPSR != portAPSR_USER_MODE )\r
 298         {\r
 299                 /* Only continue if the binary point value is set to its lowest possible\r
 300                 setting.  See the comments in vPortValidateInterruptPriority() below for\r
 301                 more information. */\r
 302                 configASSERT( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE );\r
 303 \r
 304                 if( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE )\r
 305                 {\r
 306                         /* Start the timer that generates the tick ISR. */\r
 307                         configSETUP_TICK_INTERRUPT();\r
 308 \r
 309                         __enable_irq();\r
 310                         vPortRestoreTaskContext();\r
 311                 }\r
 312         }\r
 313 \r
 314         /* Will only get here if vTaskStartScheduler() was called with the CPU in\r
 315         a non-privileged mode or the binary point register was not set to its lowest\r
 316         possible value. */\r
 317         return 0;\r
 318 }\r
 319 /*-----------------------------------------------------------*/\r
 320 \r
 321 void vPortEndScheduler( void )\r
 322 {\r
 323         /* Not implemented in ports where there is nothing to return to.\r
 324         Artificially force an assert. */\r
 325         configASSERT( ulCriticalNesting == 1000UL );\r
 326 }\r
 327 /*-----------------------------------------------------------*/\r
 328 \r
 329 void vPortEnterCritical( void )\r
 330 {\r
 331         /* Disable interrupts as per portDISABLE_INTERRUPTS();  */\r
 332         ulPortSetInterruptMask();\r
 333 \r
 334         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 335         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 336         portENTER_CRITICAL() has been called. */\r
 337         ulCriticalNesting++;\r
 338 \r
 339         /* This is not the interrupt safe version of the enter critical function so\r
 340         assert() if it is being called from an interrupt context.  Only API\r
 341         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 342         the critical nesting count is 1 to protect against recursive calls if the\r
 343         assert function also uses a critical section. */\r
 344         if( ulCriticalNesting == 1 )\r
 345         {\r
 346                 configASSERT( ulPortInterruptNesting == 0 );\r
 347         }\r
 348 }\r
 349 /*-----------------------------------------------------------*/\r
 350 \r
 351 void vPortExitCritical( void )\r
 352 {\r
 353         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 354         {\r
 355                 /* Decrement the nesting count as the critical section is being\r
 356                 exited. */\r
 357                 ulCriticalNesting--;\r
 358 \r
 359                 /* If the nesting level has reached zero then all interrupt\r
 360                 priorities must be re-enabled. */\r
 361                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 362                 {\r
 363                         /* Critical nesting has reached zero so all interrupt priorities\r
 364                         should be unmasked. */\r
 365                         portCLEAR_INTERRUPT_MASK();\r
 366                 }\r
 367         }\r
 368 }\r
 369 /*-----------------------------------------------------------*/\r
 370 \r
 371 void FreeRTOS_Tick_Handler( void )\r
 372 {\r
 373         /* Set interrupt mask before altering scheduler structures.   The tick\r
 374         handler runs at the lowest priority, so interrupts cannot already be masked,\r
 375         so there is no need to save and restore the current mask value. */\r
 376         __disable_irq();\r
 377         portICCPMR_PRIORITY_MASK_REGISTER = ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 378         __asm(  "DSB            \n"\r
 379                         "ISB            \n" );\r
 380         __enable_irq();\r
 381 \r
 382         /* Increment the RTOS tick. */\r
 383         if( xTaskIncrementTick() != pdFALSE )\r
 384         {\r
 385                 ulPortYieldRequired = pdTRUE;\r
 386         }\r
 387 \r
 388         /* Ensure all interrupt priorities are active again. */\r
 389         portCLEAR_INTERRUPT_MASK();\r
 390         configCLEAR_TICK_INTERRUPT();\r
 391 }\r
 392 /*-----------------------------------------------------------*/\r
 393 \r
 394 void vPortTaskUsesFPU( void )\r
 395 {\r
 396 uint32_t ulInitialFPSCR = 0;\r
 397 \r
 398         /* A task is registering the fact that it needs an FPU context.  Set the\r
 399         FPU flag (which is saved as part of the task context). */\r
 400         ulPortTaskHasFPUContext = pdTRUE;\r
 401 \r
 402         /* Initialise the floating point status register. */\r
 403         __asm( "FMXR    FPSCR, ulInitialFPSCR" );\r
 404 }\r
 405 /*-----------------------------------------------------------*/\r
 406 \r
 407 void vPortClearInterruptMask( uint32_t ulNewMaskValue )\r
 408 {\r
 409         if( ulNewMaskValue == pdFALSE )\r
 410         {\r
 411                 portCLEAR_INTERRUPT_MASK();\r
 412         }\r
 413 }\r
 414 /*-----------------------------------------------------------*/\r
 415 \r
 416 uint32_t ulPortSetInterruptMask( void )\r
 417 {\r
 418 uint32_t ulReturn;\r
 419 \r
 420         __disable_irq();\r
 421         if( portICCPMR_PRIORITY_MASK_REGISTER == ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) )\r
 422         {\r
 423                 /* Interrupts were already masked. */\r
 424                 ulReturn = pdTRUE;\r
 425         }\r
 426         else\r
 427         {\r
 428                 ulReturn = pdFALSE;\r
 429                 portICCPMR_PRIORITY_MASK_REGISTER = ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 430                 __asm(  "DSB            \n"\r
 431                                 "ISB            \n" );\r
 432         }\r
 433         __enable_irq();\r
 434 \r
 435         return ulReturn;\r
 436 }\r
 437 /*-----------------------------------------------------------*/\r
 438 \r
 439 #if( configASSERT_DEFINED == 1 )\r
 440 \r
 441         void vPortValidateInterruptPriority( void )\r
 442         {\r
 443                 /* The following assertion will fail if a service routine (ISR) for\r
 444                 an interrupt that has been assigned a priority above\r
 445                 configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 446                 function.  ISR safe FreeRTOS API functions must *only* be called\r
 447                 from interrupts that have been assigned a priority at or below\r
 448                 configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 449 \r
 450                 Numerically low interrupt priority numbers represent logically high\r
 451                 interrupt priorities, therefore the priority of the interrupt must\r
 452                 be set to a value equal to or numerically *higher* than\r
 453                 configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 454 \r
 455                 FreeRTOS maintains separate thread and ISR API functions to ensure\r
 456                 interrupt entry is as fast and simple as possible.\r
 457 \r
 458                 The following links provide detailed information:\r
 459                 http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 460                 http://www.freertos.org/FAQHelp.html */\r
 461                 configASSERT( portICCRPR_RUNNING_PRIORITY_REGISTER >= ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) );\r
 462 \r
 463                 /* Priority grouping:  The interrupt controller (GIC) allows the bits\r
 464                 that define each interrupt's priority to be split between bits that\r
 465                 define the interrupt's pre-emption priority bits and bits that define\r
 466                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 467                 to be pre-emption priority bits.  The following assertion will fail if\r
 468                 this is not the case (if some bits represent a sub-priority).\r
 469 \r
 470                 The priority grouping is configured by the GIC's binary point register\r
 471                 (ICCBPR).  Writting 0 to ICCBPR will ensure it is set to its lowest\r
 472                 possible value (which may be above 0). */\r
 473                 configASSERT( portICCBPR_BINARY_POINT_REGISTER <= portMAX_BINARY_POINT_VALUE );\r
 474         }\r
 475 \r
 476 #endif /* configASSERT_DEFINED */\r
 477 \r
 478 \r
 479 \r
 480 \r