git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*-----------------------------------------------------------\r
  97  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  98  *----------------------------------------------------------*/\r
  99 \r
 100 /* Scheduler includes. */\r
 101 #include "FreeRTOS.h"\r
 102 #include "task.h"\r
 103 \r
 104 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
 105         #define configKERNEL_INTERRUPT_PRIORITY 255\r
 106 #endif\r
 107 \r
 108 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
 109         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
 110 #endif\r
 111 \r
 112 #ifndef configSYSTICK_CLOCK_HZ\r
 113         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
 114         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
 115         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
 116 #else\r
 117         /* The way the SysTick is clocked is not modified in case it is not the same\r
 118         as the core. */\r
 119         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
 120 #endif\r
 121 \r
 122 /* The __weak attribute does not work as you might expect with the Keil tools\r
 123 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
 124 the application writer wants to provide their own implementation of\r
 125 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 126 is defined. */\r
 127 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 128         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 129 #endif\r
 130 \r
 131 /* Constants required to manipulate the core.  Registers first... */\r
 132 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 133 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 134 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 135 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 136 /* ...then bits in the registers. */\r
 137 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 138 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 139 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 140 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 141 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 142 \r
 143 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 144 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 145 \r
 146 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 147 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 148 \r
 149 /* Constants required to check the validity of an interrupt priority. */\r
 150 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 151 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 152 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 153 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 154 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 155 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 156 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 157 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 158 \r
 159 /* Constants required to set up the initial stack. */\r
 160 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 161 \r
 162 /* Constants used with memory barrier intrinsics. */\r
 163 #define portSY_FULL_READ_WRITE          ( 15 )\r
 164 \r
 165 /* The systick is a 24-bit counter. */\r
 166 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 167 \r
 168 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 169 occurred while the SysTick counter is stopped during tickless idle\r
 170 calculations. */\r
 171 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 172 \r
 173 /* Each task maintains its own interrupt status in the critical nesting\r
 174 variable. */\r
 175 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 176 \r
 177 /*\r
 178  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 179  * file is weak to allow application writers to change the timer used to\r
 180  * generate the tick interrupt.\r
 181  */\r
 182 void vPortSetupTimerInterrupt( void );\r
 183 \r
 184 /*\r
 185  * Exception handlers.\r
 186  */\r
 187 void xPortPendSVHandler( void );\r
 188 void xPortSysTickHandler( void );\r
 189 void vPortSVCHandler( void );\r
 190 \r
 191 /*\r
 192  * Start first task is a separate function so it can be tested in isolation.\r
 193  */\r
 194 static void prvStartFirstTask( void );\r
 195 \r
 196 /*\r
 197  * Used to catch tasks that attempt to return from their implementing function.\r
 198  */\r
 199 static void prvTaskExitError( void );\r
 200 \r
 201 /*-----------------------------------------------------------*/\r
 202 \r
 203 /*\r
 204  * The number of SysTick increments that make up one tick period.\r
 205  */\r
 206 #if configUSE_TICKLESS_IDLE == 1\r
 207         static uint32_t ulTimerCountsForOneTick = 0;\r
 208 #endif /* configUSE_TICKLESS_IDLE */\r
 209 \r
 210 /*\r
 211  * The maximum number of tick periods that can be suppressed is limited by the\r
 212  * 24 bit resolution of the SysTick timer.\r
 213  */\r
 214 #if configUSE_TICKLESS_IDLE == 1\r
 215         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 216 #endif /* configUSE_TICKLESS_IDLE */\r
 217 \r
 218 /*\r
 219  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 220  * power functionality only.\r
 221  */\r
 222 #if configUSE_TICKLESS_IDLE == 1\r
 223         static uint32_t ulStoppedTimerCompensation = 0;\r
 224 #endif /* configUSE_TICKLESS_IDLE */\r
 225 \r
 226 /*\r
 227  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 228  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 229  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 230  */\r
 231 #if ( configASSERT_DEFINED == 1 )\r
 232          static uint8_t ucMaxSysCallPriority = 0;\r
 233          static uint32_t ulMaxPRIGROUPValue = 0;\r
 234          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 235 #endif /* configASSERT_DEFINED */\r
 236 \r
 237 /*-----------------------------------------------------------*/\r
 238 \r
 239 /*\r
 240  * See header file for description.\r
 241  */\r
 242 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 243 {\r
 244         /* Simulate the stack frame as it would be created by a context switch\r
 245         interrupt. */\r
 246         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 247         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 248         pxTopOfStack--;\r
 249         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 250         pxTopOfStack--;\r
 251         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 252 \r
 253         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 254         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 255         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 256 \r
 257         return pxTopOfStack;\r
 258 }\r
 259 /*-----------------------------------------------------------*/\r
 260 \r
 261 static void prvTaskExitError( void )\r
 262 {\r
 263         /* A function that implements a task must not exit or attempt to return to\r
 264         its caller as there is nothing to return to.  If a task wants to exit it\r
 265         should instead call vTaskDelete( NULL ).\r
 266 \r
 267         Artificially force an assert() to be triggered if configASSERT() is\r
 268         defined, then stop here so application writers can catch the error. */\r
 269         configASSERT( uxCriticalNesting == ~0UL );\r
 270         portDISABLE_INTERRUPTS();\r
 271         for( ;; );\r
 272 }\r
 273 /*-----------------------------------------------------------*/\r
 274 \r
 275 __asm void vPortSVCHandler( void )\r
 276 {\r
 277         PRESERVE8\r
 278 \r
 279         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 280         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 281         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 282         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 283         msr psp, r0                             /* Restore the task stack pointer. */\r
 284         isb\r
 285         mov r0, #0\r
 286         msr     basepri, r0\r
 287         orr r14, #0xd\r
 288         bx r14\r
 289 }\r
 290 /*-----------------------------------------------------------*/\r
 291 \r
 292 __asm void prvStartFirstTask( void )\r
 293 {\r
 294         PRESERVE8\r
 295 \r
 296         /* Use the NVIC offset register to locate the stack. */\r
 297         ldr r0, =0xE000ED08\r
 298         ldr r0, [r0]\r
 299         ldr r0, [r0]\r
 300         /* Set the msp back to the start of the stack. */\r
 301         msr msp, r0\r
 302         /* Globally enable interrupts. */\r
 303         cpsie i\r
 304         cpsie f\r
 305         dsb\r
 306         isb\r
 307         /* Call SVC to start the first task. */\r
 308         svc 0\r
 309         nop\r
 310         nop\r
 311 }\r
 312 /*-----------------------------------------------------------*/\r
 313 \r
 314 /*\r
 315  * See header file for description.\r
 316  */\r
 317 BaseType_t xPortStartScheduler( void )\r
 318 {\r
 319         #if( configASSERT_DEFINED == 1 )\r
 320         {\r
 321                 volatile uint32_t ulOriginalPriority;\r
 322                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 323                 volatile uint8_t ucMaxPriorityValue;\r
 324 \r
 325                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 326                 functions can be called.  ISR safe functions are those that end in\r
 327                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 328                 ensure interrupt entry is as fast and simple as possible.\r
 329 \r
 330                 Save the interrupt priority value that is about to be clobbered. */\r
 331                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 332 \r
 333                 /* Determine the number of priority bits available.  First write to all\r
 334                 possible bits. */\r
 335                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 336 \r
 337                 /* Read the value back to see how many bits stuck. */\r
 338                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 339 \r
 340                 /* Use the same mask on the maximum system call priority. */\r
 341                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 342 \r
 343                 /* Calculate the maximum acceptable priority group value for the number\r
 344                 of bits read back. */\r
 345                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 346                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 347                 {\r
 348                         ulMaxPRIGROUPValue--;\r
 349                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 350                 }\r
 351 \r
 352                 /* Shift the priority group value back to its position within the AIRCR\r
 353                 register. */\r
 354                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 355                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 356 \r
 357                 /* Restore the clobbered interrupt priority register to its original\r
 358                 value. */\r
 359                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 360         }\r
 361         #endif /* conifgASSERT_DEFINED */\r
 362 \r
 363         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 364         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 365         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 366 \r
 367         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 368         here already. */\r
 369         vPortSetupTimerInterrupt();\r
 370 \r
 371         /* Initialise the critical nesting count ready for the first task. */\r
 372         uxCriticalNesting = 0;\r
 373 \r
 374         /* Start the first task. */\r
 375         prvStartFirstTask();\r
 376 \r
 377         /* Should not get here! */\r
 378         return 0;\r
 379 }\r
 380 /*-----------------------------------------------------------*/\r
 381 \r
 382 void vPortEndScheduler( void )\r
 383 {\r
 384         /* Not implemented in ports where there is nothing to return to.\r
 385         Artificially force an assert. */\r
 386         configASSERT( uxCriticalNesting == 1000UL );\r
 387 }\r
 388 /*-----------------------------------------------------------*/\r
 389 \r
 390 void vPortYield( void )\r
 391 {\r
 392         /* Set a PendSV to request a context switch. */\r
 393         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 394 \r
 395         /* Barriers are normally not required but do ensure the code is completely\r
 396         within the specified behaviour for the architecture. */\r
 397         __dsb( portSY_FULL_READ_WRITE );\r
 398         __isb( portSY_FULL_READ_WRITE );\r
 399 }\r
 400 /*-----------------------------------------------------------*/\r
 401 \r
 402 void vPortEnterCritical( void )\r
 403 {\r
 404         portDISABLE_INTERRUPTS();\r
 405         uxCriticalNesting++;\r
 406         __dsb( portSY_FULL_READ_WRITE );\r
 407         __isb( portSY_FULL_READ_WRITE );\r
 408 \r
 409         /* This is not the interrupt safe version of the enter critical function so\r
 410         assert() if it is being called from an interrupt context.  Only API\r
 411         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 412         the critical nesting count is 1 to protect against recursive calls if the\r
 413         assert function also uses a critical section. */\r
 414         if( uxCriticalNesting == 1 )\r
 415         {\r
 416                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 417         }\r
 418 }\r
 419 /*-----------------------------------------------------------*/\r
 420 \r
 421 void vPortExitCritical( void )\r
 422 {\r
 423         configASSERT( uxCriticalNesting );\r
 424         uxCriticalNesting--;\r
 425         if( uxCriticalNesting == 0 )\r
 426         {\r
 427                 portENABLE_INTERRUPTS();\r
 428         }\r
 429 }\r
 430 /*-----------------------------------------------------------*/\r
 431 \r
 432 __asm void xPortPendSVHandler( void )\r
 433 {\r
 434         extern uxCriticalNesting;\r
 435         extern pxCurrentTCB;\r
 436         extern vTaskSwitchContext;\r
 437 \r
 438         PRESERVE8\r
 439 \r
 440         mrs r0, psp\r
 441         isb\r
 442 \r
 443         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 444         ldr     r2, [r3]\r
 445 \r
 446         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 447         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 448 \r
 449         stmdb sp!, {r3, r14}\r
 450         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 451         msr basepri, r0\r
 452         bl vTaskSwitchContext\r
 453         mov r0, #0\r
 454         msr basepri, r0\r
 455         ldmia sp!, {r3, r14}\r
 456 \r
 457         ldr r1, [r3]\r
 458         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 459         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 460         msr psp, r0\r
 461         isb\r
 462         bx r14\r
 463         nop\r
 464 }\r
 465 /*-----------------------------------------------------------*/\r
 466 \r
 467 void xPortSysTickHandler( void )\r
 468 {\r
 469         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 470         executes all interrupts must be unmasked.  There is therefore no need to\r
 471         save and then restore the interrupt mask value as its value is already\r
 472         known. */\r
 473         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 474         {\r
 475                 /* Increment the RTOS tick. */\r
 476                 if( xTaskIncrementTick() != pdFALSE )\r
 477                 {\r
 478                         /* A context switch is required.  Context switching is performed in\r
 479                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 480                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 481                 }\r
 482         }\r
 483         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 484 }\r
 485 /*-----------------------------------------------------------*/\r
 486 \r
 487 #if configUSE_TICKLESS_IDLE == 1\r
 488 \r
 489         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 490         {\r
 491         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 492         TickType_t xModifiableIdleTime;\r
 493 \r
 494                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 495                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 496                 {\r
 497                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 498                 }\r
 499 \r
 500                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 501                 is accounted for as best it can be, but using the tickless mode will\r
 502                 inevitably result in some tiny drift of the time maintained by the\r
 503                 kernel with respect to calendar time. */\r
 504                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 505 \r
 506                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 507                 tick periods.  -1 is used because this code will execute part way\r
 508                 through one of the tick periods. */\r
 509                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 510                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 511                 {\r
 512                         ulReloadValue -= ulStoppedTimerCompensation;\r
 513                 }\r
 514 \r
 515                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 516                 method as that will mask interrupts that should exit sleep mode. */\r
 517                 __disable_irq();\r
 518 \r
 519                 /* If a context switch is pending or a task is waiting for the scheduler\r
 520                 to be unsuspended then abandon the low power entry. */\r
 521                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 522                 {\r
 523                         /* Restart from whatever is left in the count register to complete\r
 524                         this tick period. */\r
 525                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 526 \r
 527                         /* Restart SysTick. */\r
 528                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 529 \r
 530                         /* Reset the reload register to the value required for normal tick\r
 531                         periods. */\r
 532                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 533 \r
 534                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 535                         above. */\r
 536                         __enable_irq();\r
 537                 }\r
 538                 else\r
 539                 {\r
 540                         /* Set the new reload value. */\r
 541                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 542 \r
 543                         /* Clear the SysTick count flag and set the count value back to\r
 544                         zero. */\r
 545                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 546 \r
 547                         /* Restart SysTick. */\r
 548                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 549 \r
 550                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 551                         set its parameter to 0 to indicate that its implementation contains\r
 552                         its own wait for interrupt or wait for event instruction, and so wfi\r
 553                         should not be executed again.  However, the original expected idle\r
 554                         time variable must remain unmodified, so a copy is taken. */\r
 555                         xModifiableIdleTime = xExpectedIdleTime;\r
 556                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 557                         if( xModifiableIdleTime > 0 )\r
 558                         {\r
 559                                 __dsb( portSY_FULL_READ_WRITE );\r
 560                                 __wfi();\r
 561                                 __isb( portSY_FULL_READ_WRITE );\r
 562                         }\r
 563                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 564 \r
 565                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 566                         accounted for as best it can be, but using the tickless mode will\r
 567                         inevitably result in some tiny drift of the time maintained by the\r
 568                         kernel with respect to calendar time. */\r
 569                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 570                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 571 \r
 572                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 573                         above. */\r
 574                         __enable_irq();\r
 575 \r
 576                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 577                         {\r
 578                                 uint32_t ulCalculatedLoadValue;\r
 579 \r
 580                                 /* The tick interrupt has already executed, and the SysTick\r
 581                                 count reloaded with ulReloadValue.  Reset the\r
 582                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 583                                 period. */\r
 584                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 585 \r
 586                                 /* Don't allow a tiny value, or values that have somehow\r
 587                                 underflowed because the post sleep hook did something\r
 588                                 that took too long. */\r
 589                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 590                                 {\r
 591                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 592                                 }\r
 593 \r
 594                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 595 \r
 596                                 /* The tick interrupt handler will already have pended the tick\r
 597                                 processing in the kernel.  As the pending tick will be\r
 598                                 processed as soon as this function exits, the tick value\r
 599                                 maintained by the tick is stepped forward by one less than the\r
 600                                 time spent waiting. */\r
 601                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 602                         }\r
 603                         else\r
 604                         {\r
 605                                 /* Something other than the tick interrupt ended the sleep.\r
 606                                 Work out how long the sleep lasted rounded to complete tick\r
 607                                 periods (not the ulReload value which accounted for part\r
 608                                 ticks). */\r
 609                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 610 \r
 611                                 /* How many complete tick periods passed while the processor\r
 612                                 was waiting? */\r
 613                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 614 \r
 615                                 /* The reload value is set to whatever fraction of a single tick\r
 616                                 period remains. */\r
 617                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 618                         }\r
 619 \r
 620                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 621                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 622                         value.  The critical section is used to ensure the tick interrupt\r
 623                         can only execute once in the case that the reload register is near\r
 624                         zero. */\r
 625                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 626                         portENTER_CRITICAL();\r
 627                         {\r
 628                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 629                                 vTaskStepTick( ulCompleteTickPeriods );\r
 630                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 631                         }\r
 632                         portEXIT_CRITICAL();\r
 633                 }\r
 634         }\r
 635 \r
 636 #endif /* #if configUSE_TICKLESS_IDLE */\r
 637 \r
 638 /*-----------------------------------------------------------*/\r
 639 \r
 640 /*\r
 641  * Setup the SysTick timer to generate the tick interrupts at the required\r
 642  * frequency.\r
 643  */\r
 644 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 645 \r
 646         void vPortSetupTimerInterrupt( void )\r
 647         {\r
 648                 /* Calculate the constants required to configure the tick interrupt. */\r
 649                 #if configUSE_TICKLESS_IDLE == 1\r
 650                 {\r
 651                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 652                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 653                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 654                 }\r
 655                 #endif /* configUSE_TICKLESS_IDLE */\r
 656 \r
 657                 /* Configure SysTick to interrupt at the requested rate. */\r
 658                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 659                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 660         }\r
 661 \r
 662 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 663 /*-----------------------------------------------------------*/\r
 664 \r
 665 __asm uint32_t ulPortSetInterruptMask( void )\r
 666 {\r
 667         PRESERVE8\r
 668 \r
 669         mrs r0, basepri\r
 670         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 671         msr basepri, r1\r
 672         bx r14\r
 673 }\r
 674 /*-----------------------------------------------------------*/\r
 675 \r
 676 __asm void vPortClearInterruptMask( uint32_t ulNewMask )\r
 677 {\r
 678         PRESERVE8\r
 679 \r
 680         msr basepri, r0\r
 681         bx r14\r
 682 }\r
 683 /*-----------------------------------------------------------*/\r
 684 \r
 685 __asm uint32_t vPortGetIPSR( void )\r
 686 {\r
 687         PRESERVE8\r
 688 \r
 689         mrs r0, ipsr\r
 690         bx r14\r
 691 }\r
 692 /*-----------------------------------------------------------*/\r
 693 \r
 694 #if( configASSERT_DEFINED == 1 )\r
 695 \r
 696         void vPortValidateInterruptPriority( void )\r
 697         {\r
 698         uint32_t ulCurrentInterrupt;\r
 699         uint8_t ucCurrentPriority;\r
 700 \r
 701                 /* Obtain the number of the currently executing interrupt. */\r
 702                 ulCurrentInterrupt = vPortGetIPSR();\r
 703 \r
 704                 /* Is the interrupt number a user defined interrupt? */\r
 705                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 706                 {\r
 707                         /* Look up the interrupt's priority. */\r
 708                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 709 \r
 710                         /* The following assertion will fail if a service routine (ISR) for\r
 711                         an interrupt that has been assigned a priority above\r
 712                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 713                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 714                         from interrupts that have been assigned a priority at or below\r
 715                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 716 \r
 717                         Numerically low interrupt priority numbers represent logically high\r
 718                         interrupt priorities, therefore the priority of the interrupt must\r
 719                         be set to a value equal to or numerically *higher* than\r
 720                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 721 \r
 722                         Interrupts that use the FreeRTOS API must not be left at their\r
 723                         default priority of     zero as that is the highest possible priority,\r
 724                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 725                         and     therefore also guaranteed to be invalid.\r
 726 \r
 727                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 728                         interrupt entry is as fast and simple as possible.\r
 729 \r
 730                         The following links provide detailed information:\r
 731                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 732                         http://www.freertos.org/FAQHelp.html */\r
 733                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 734                 }\r
 735 \r
 736                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 737                 that define each interrupt's priority to be split between bits that\r
 738                 define the interrupt's pre-emption priority bits and bits that define\r
 739                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 740                 to be pre-emption priority bits.  The following assertion will fail if\r
 741                 this is not the case (if some bits represent a sub-priority).\r
 742 \r
 743                 If the application only uses CMSIS libraries for interrupt\r
 744                 configuration then the correct setting can be achieved on all Cortex-M\r
 745                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 746                 scheduler.  Note however that some vendor specific peripheral libraries\r
 747                 assume a non-zero priority group setting, in which cases using a value\r
 748                 of zero will result in unpredicable behaviour. */\r
 749                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 750         }\r
 751 \r
 752 #endif /* configASSERT_DEFINED */\r
 753 \r
 754 \r