git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V7.4.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not it can be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  67     Integrity Systems, who sell the code with commercial support,\r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69 \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  71     engineered and independently SIL3 certified version for use in safety and\r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /*-----------------------------------------------------------\r
  76  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  77  *----------------------------------------------------------*/\r
  78 \r
  79 /* Scheduler includes. */\r
  80 #include "FreeRTOS.h"\r
  81 #include "task.h"\r
  82 \r
  83 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  84         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  85 #endif\r
  86 \r
  87 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  88         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  89 #endif\r
  90 \r
  91 #ifndef configSYSTICK_CLOCK_HZ\r
  92         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  93 #endif\r
  94 \r
  95 /* The __weak attribute does not work as you might expect with the Keil tools\r
  96 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  97 the application writer wants to provide their own implementation of\r
  98 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  99 is defined. */\r
 100 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 101         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 102 #endif\r
 103 \r
 104 /* Constants required to manipulate the core.  Registers first... */\r
 105 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile unsigned long * ) 0xe000e010 ) )\r
 106 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile unsigned long * ) 0xe000e014 ) )\r
 107 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile unsigned long * ) 0xe000e018 ) )\r
 108 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile unsigned long * ) 0xe000ed20 ) )\r
 109 /* ...then bits in the registers. */\r
 110 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 #define portNVIC_PENDSV_PRI                                     ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 118 #define portNVIC_SYSTICK_PRI                            ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 119 \r
 120 /* Constants required to check the validity of an interrupt prority. */\r
 121 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 122 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 123 #define portAIRCR_REG                                           ( * ( ( volatile unsigned long * ) 0xE000ED0C ) )\r
 124 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 125 \r
 126 /* Constants required to set up the initial stack. */\r
 127 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 128 \r
 129 /* Constants used with memory barrier intrinsics. */\r
 130 #define portSY_FULL_READ_WRITE          ( 15 )\r
 131 \r
 132 /* The systick is a 24-bit counter. */\r
 133 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 134 \r
 135 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 136 occurred while the SysTick counter is stopped during tickless idle\r
 137 calculations. */\r
 138 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 139 \r
 140 /* Each task maintains its own interrupt status in the critical nesting\r
 141 variable. */\r
 142 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 143 \r
 144 /*\r
 145  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 146  * file is weak to allow application writers to change the timer used to\r
 147  * generate the tick interrupt.\r
 148  */\r
 149 void vPortSetupTimerInterrupt( void );\r
 150 \r
 151 /*\r
 152  * Exception handlers.\r
 153  */\r
 154 void xPortPendSVHandler( void );\r
 155 void xPortSysTickHandler( void );\r
 156 void vPortSVCHandler( void );\r
 157 \r
 158 /*\r
 159  * Start first task is a separate function so it can be tested in isolation.\r
 160  */\r
 161 static void prvStartFirstTask( void );\r
 162 \r
 163 /*-----------------------------------------------------------*/\r
 164 \r
 165 /*\r
 166  * The number of SysTick increments that make up one tick period.\r
 167  */\r
 168 #if configUSE_TICKLESS_IDLE == 1\r
 169         static unsigned long ulTimerCountsForOneTick = 0;\r
 170 #endif /* configUSE_TICKLESS_IDLE */\r
 171 \r
 172 /*\r
 173  * The maximum number of tick periods that can be suppressed is limited by the\r
 174  * 24 bit resolution of the SysTick timer.\r
 175  */\r
 176 #if configUSE_TICKLESS_IDLE == 1\r
 177         static unsigned long xMaximumPossibleSuppressedTicks = 0;\r
 178 #endif /* configUSE_TICKLESS_IDLE */\r
 179 \r
 180 /*\r
 181  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 182  * power functionality only.\r
 183  */\r
 184 #if configUSE_TICKLESS_IDLE == 1\r
 185         static unsigned long ulStoppedTimerCompensation = 0;\r
 186 #endif /* configUSE_TICKLESS_IDLE */\r
 187 \r
 188 /*\r
 189  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure \r
 190  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 191  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 192  */\r
 193 #if ( configASSERT_DEFINED == 1 )\r
 194          static unsigned char ucMaxSysCallPriority = 0;\r
 195          static const volatile unsigned char * const pcInterruptPriorityRegisters = ( const volatile unsigned char * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 196 #endif /* configASSERT_DEFINED */\r
 197 \r
 198 /*-----------------------------------------------------------*/\r
 199 \r
 200 /*\r
 201  * See header file for description.\r
 202  */\r
 203 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 204 {\r
 205         /* Simulate the stack frame as it would be created by a context switch\r
 206         interrupt. */\r
 207         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 208         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 209         pxTopOfStack--;\r
 210         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 211         pxTopOfStack--;\r
 212         *pxTopOfStack = 0;      /* LR */\r
 213         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 214         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 215         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 216 \r
 217         return pxTopOfStack;\r
 218 }\r
 219 /*-----------------------------------------------------------*/\r
 220 \r
 221 __asm void vPortSVCHandler( void )\r
 222 {\r
 223         PRESERVE8\r
 224 \r
 225         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 226         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 227         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 228         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 229         msr psp, r0                             /* Restore the task stack pointer. */\r
 230         mov r0, #0\r
 231         msr     basepri, r0\r
 232         orr r14, #0xd\r
 233         bx r14\r
 234 }\r
 235 /*-----------------------------------------------------------*/\r
 236 \r
 237 __asm void prvStartFirstTask( void )\r
 238 {\r
 239         PRESERVE8\r
 240 \r
 241         /* Use the NVIC offset register to locate the stack. */\r
 242         ldr r0, =0xE000ED08\r
 243         ldr r0, [r0]\r
 244         ldr r0, [r0]\r
 245         /* Set the msp back to the start of the stack. */\r
 246         msr msp, r0\r
 247         /* Globally enable interrupts. */\r
 248         cpsie i\r
 249         /* Call SVC to start the first task. */\r
 250         svc 0\r
 251         nop\r
 252 }\r
 253 /*-----------------------------------------------------------*/\r
 254 \r
 255 /*\r
 256  * See header file for description.\r
 257  */\r
 258 portBASE_TYPE xPortStartScheduler( void )\r
 259 {\r
 260         #if( configASSERT_DEFINED == 1 )\r
 261         {\r
 262                 volatile unsigned long ulOriginalPriority;\r
 263                 volatile char * const pcFirstUserPriorityRegister = ( volatile char * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 264 \r
 265                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 266                 functions can be called.  ISR safe functions are those that end in\r
 267                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 268                 ensure interrupt entry is as fast and simple as possible.\r
 269 \r
 270                 Save the interrupt priority value that is about to be clobbered. */\r
 271                 ulOriginalPriority = *pcFirstUserPriorityRegister;\r
 272 \r
 273                 /* Write the configMAX_SYSCALL_INTERRUPT_PRIORITY value to an interrupt\r
 274                 priority register. */\r
 275                 *pcFirstUserPriorityRegister = configMAX_SYSCALL_INTERRUPT_PRIORITY;\r
 276 \r
 277                 /* Read back the written priority to obtain its value as seen by the\r
 278                 hardware, which will only implement a subset of the priority bits. */\r
 279                 ucMaxSysCallPriority = *pcFirstUserPriorityRegister;\r
 280 \r
 281                 /* Restore the clobbered interrupt priority register to its original\r
 282                 value. */\r
 283                 *pcFirstUserPriorityRegister = ulOriginalPriority;\r
 284         }\r
 285         #endif /* conifgASSERT_DEFINED */\r
 286 \r
 287         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 288         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 289         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 290 \r
 291         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 292         here already. */\r
 293         vPortSetupTimerInterrupt();\r
 294 \r
 295         /* Initialise the critical nesting count ready for the first task. */\r
 296         uxCriticalNesting = 0;\r
 297 \r
 298         /* Start the first task. */\r
 299         prvStartFirstTask();\r
 300 \r
 301         /* Should not get here! */\r
 302         return 0;\r
 303 }\r
 304 /*-----------------------------------------------------------*/\r
 305 \r
 306 void vPortEndScheduler( void )\r
 307 {\r
 308         /* It is unlikely that the CM3 port will require this function as there\r
 309         is nothing to return to.  */\r
 310 }\r
 311 /*-----------------------------------------------------------*/\r
 312 \r
 313 void vPortYield( void )\r
 314 {\r
 315         /* Set a PendSV to request a context switch. */\r
 316         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 317 \r
 318         /* Barriers are normally not required but do ensure the code is completely\r
 319         within the specified behaviour for the architecture. */\r
 320         __dsb( portSY_FULL_READ_WRITE );\r
 321         __isb( portSY_FULL_READ_WRITE );\r
 322 }\r
 323 /*-----------------------------------------------------------*/\r
 324 \r
 325 void vPortEnterCritical( void )\r
 326 {\r
 327         portDISABLE_INTERRUPTS();\r
 328         uxCriticalNesting++;\r
 329         __dsb( portSY_FULL_READ_WRITE );\r
 330         __isb( portSY_FULL_READ_WRITE );\r
 331 }\r
 332 /*-----------------------------------------------------------*/\r
 333 \r
 334 void vPortExitCritical( void )\r
 335 {\r
 336         uxCriticalNesting--;\r
 337         if( uxCriticalNesting == 0 )\r
 338         {\r
 339                 portENABLE_INTERRUPTS();\r
 340         }\r
 341 }\r
 342 /*-----------------------------------------------------------*/\r
 343 \r
 344 __asm void xPortPendSVHandler( void )\r
 345 {\r
 346         extern uxCriticalNesting;\r
 347         extern pxCurrentTCB;\r
 348         extern vTaskSwitchContext;\r
 349 \r
 350         PRESERVE8\r
 351 \r
 352         mrs r0, psp\r
 353 \r
 354         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 355         ldr     r2, [r3]\r
 356 \r
 357         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 358         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 359 \r
 360         stmdb sp!, {r3, r14}\r
 361         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 362         msr basepri, r0\r
 363         bl vTaskSwitchContext\r
 364         mov r0, #0\r
 365         msr basepri, r0\r
 366         ldmia sp!, {r3, r14}\r
 367 \r
 368         ldr r1, [r3]\r
 369         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 370         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 371         msr psp, r0\r
 372         bx r14\r
 373         nop\r
 374 }\r
 375 /*-----------------------------------------------------------*/\r
 376 \r
 377 void xPortSysTickHandler( void )\r
 378 {\r
 379         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 380         executes all interrupts must be unmasked.  There is therefore no need to\r
 381         save and then restore the interrupt mask value as its value is already\r
 382         known. */\r
 383         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 384         {\r
 385                 /* Increment the RTOS tick. */\r
 386                 if( xTaskIncrementTick() != pdFALSE )\r
 387                 {\r
 388                         /* A context switch is required.  Context switching is performed in\r
 389                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 390                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 391                 }\r
 392         }\r
 393         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 394 }\r
 395 /*-----------------------------------------------------------*/\r
 396 \r
 397 #if configUSE_TICKLESS_IDLE == 1\r
 398 \r
 399         __weak void vPortSuppressTicksAndSleep( portTickType xExpectedIdleTime )\r
 400         {\r
 401         unsigned long ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 402         portTickType xModifiableIdleTime;\r
 403 \r
 404                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 405                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 406                 {\r
 407                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 408                 }\r
 409 \r
 410                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 411                 is accounted for as best it can be, but using the tickless mode will\r
 412                 inevitably result in some tiny drift of the time maintained by the\r
 413                 kernel with respect to calendar time. */\r
 414                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 415 \r
 416                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 417                 tick periods.  -1 is used because this code will execute part way\r
 418                 through one of the tick periods. */\r
 419                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 420                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 421                 {\r
 422                         ulReloadValue -= ulStoppedTimerCompensation;\r
 423                 }\r
 424 \r
 425                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 426                 method as that will mask interrupts that should exit sleep mode. */\r
 427                 __disable_irq();\r
 428 \r
 429                 /* If a context switch is pending or a task is waiting for the scheduler\r
 430                 to be unsuspended then abandon the low power entry. */\r
 431                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 432                 {\r
 433                         /* Restart SysTick. */\r
 434                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 435 \r
 436                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 437                         above. */\r
 438                         __enable_irq();\r
 439                 }\r
 440                 else\r
 441                 {\r
 442                         /* Set the new reload value. */\r
 443                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 444 \r
 445                         /* Clear the SysTick count flag and set the count value back to\r
 446                         zero. */\r
 447                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 448 \r
 449                         /* Restart SysTick. */\r
 450                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 451 \r
 452                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 453                         set its parameter to 0 to indicate that its implementation contains\r
 454                         its own wait for interrupt or wait for event instruction, and so wfi\r
 455                         should not be executed again.  However, the original expected idle\r
 456                         time variable must remain unmodified, so a copy is taken. */\r
 457                         xModifiableIdleTime = xExpectedIdleTime;\r
 458                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 459                         if( xModifiableIdleTime > 0 )\r
 460                         {\r
 461                                 __dsb( portSY_FULL_READ_WRITE );\r
 462                                 __wfi();\r
 463                                 __isb( portSY_FULL_READ_WRITE );\r
 464                         }\r
 465                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 466 \r
 467                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 468                         accounted for as best it can be, but using the tickless mode will\r
 469                         inevitably result in some tiny drift of the time maintained by the\r
 470                         kernel with respect to calendar time. */\r
 471                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 472 \r
 473                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 474                         above. */\r
 475                         __enable_irq();\r
 476 \r
 477                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 478                         {\r
 479                                 /* The tick interrupt has already executed, and the SysTick\r
 480                                 count reloaded with ulReloadValue.  Reset the\r
 481                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 482                                 period. */\r
 483                                 portNVIC_SYSTICK_LOAD_REG = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 484 \r
 485                                 /* The tick interrupt handler will already have pended the tick\r
 486                                 processing in the kernel.  As the pending tick will be\r
 487                                 processed as soon as this function exits, the tick value\r
 488                                 maintained by the tick is stepped forward by one less than the\r
 489                                 time spent waiting. */\r
 490                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 491                         }\r
 492                         else\r
 493                         {\r
 494                                 /* Something other than the tick interrupt ended the sleep.\r
 495                                 Work out how long the sleep lasted rounded to complete tick\r
 496                                 periods (not the ulReload value which accounted for part\r
 497                                 ticks). */\r
 498                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 499 \r
 500                                 /* How many complete tick periods passed while the processor\r
 501                                 was waiting? */\r
 502                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 503 \r
 504                                 /* The reload value is set to whatever fraction of a single tick\r
 505                                 period remains. */\r
 506                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 507                         }\r
 508 \r
 509                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 510                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 511                         value. */\r
 512                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 513                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 514 \r
 515                         vTaskStepTick( ulCompleteTickPeriods );\r
 516 \r
 517                         /* The counter must start by the time the reload value is reset. */\r
 518                         configASSERT( portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 519                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 520                 }\r
 521         }\r
 522 \r
 523 #endif /* #if configUSE_TICKLESS_IDLE */\r
 524 \r
 525 /*-----------------------------------------------------------*/\r
 526 \r
 527 /*\r
 528  * Setup the SysTick timer to generate the tick interrupts at the required\r
 529  * frequency.\r
 530  */\r
 531 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 532 \r
 533         void vPortSetupTimerInterrupt( void )\r
 534         {\r
 535                 /* Calculate the constants required to configure the tick interrupt. */\r
 536                 #if configUSE_TICKLESS_IDLE == 1\r
 537                 {\r
 538                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 539                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 540                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 541                 }\r
 542                 #endif /* configUSE_TICKLESS_IDLE */\r
 543 \r
 544                 /* Configure SysTick to interrupt at the requested rate. */\r
 545                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 546                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 547         }\r
 548 \r
 549 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 550 /*-----------------------------------------------------------*/\r
 551 \r
 552 __asm unsigned long ulPortSetInterruptMask( void )\r
 553 {\r
 554         PRESERVE8\r
 555 \r
 556         mrs r0, basepri\r
 557         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 558         msr basepri, r1\r
 559         bx r14\r
 560 }\r
 561 /*-----------------------------------------------------------*/\r
 562 \r
 563 __asm void vPortClearInterruptMask( unsigned long ulNewMask )\r
 564 {\r
 565         PRESERVE8\r
 566 \r
 567         msr basepri, r0\r
 568         bx r14\r
 569 }\r
 570 /*-----------------------------------------------------------*/\r
 571 \r
 572 __asm unsigned long vPortGetIPSR( void )\r
 573 {\r
 574         PRESERVE8\r
 575         \r
 576         mrs r0, ipsr\r
 577         bx r14\r
 578 }\r
 579 /*-----------------------------------------------------------*/\r
 580 \r
 581 #if( configASSERT_DEFINED == 1 )\r
 582 \r
 583         void vPortValidateInterruptPriority( void )\r
 584         {\r
 585         unsigned long ulCurrentInterrupt;\r
 586         unsigned char ucCurrentPriority;\r
 587 \r
 588                 /* Obtain the number of the currently executing interrupt. */\r
 589                 ulCurrentInterrupt = vPortGetIPSR();\r
 590 \r
 591                 /* Is the interrupt number a user defined interrupt? */\r
 592                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 593                 {\r
 594                         /* Look up the interrupt's priority. */\r
 595                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 596 \r
 597                         /* The following assertion will fail if a service routine (ISR) for \r
 598                         an interrupt that has been assigned a priority above\r
 599                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 600                         function.  ISR safe FreeRTOS API functions must *only* be called \r
 601                         from interrupts that have been assigned a priority at or below\r
 602                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 603                         \r
 604                         Numerically low interrupt priority numbers represent logically high\r
 605                         interrupt priorities, therefore the priority of the interrupt must \r
 606                         be set to a value equal to or numerically *higher* than \r
 607                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 608                         \r
 609                         Interrupts that use the FreeRTOS API must not be left at their\r
 610                         default priority of     zero as that is the highest possible priority,\r
 611                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY, \r
 612                         and     therefore also guaranteed to be invalid.  \r
 613                         \r
 614                         FreeRTOS maintains separate thread and ISR API functions to ensure \r
 615                         interrupt entry is as fast and simple as possible.\r
 616                         \r
 617                         The following links provide detailed information:\r
 618                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 619                         http://www.freertos.org/FAQHelp.html */\r
 620                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 621                 }\r
 622 \r
 623                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits \r
 624                 that define each interrupt's priority to be split between bits that \r
 625                 define the interrupt's pre-emption priority bits and bits that define\r
 626                 the interrupt's sub-priority.  For simplicity all bits must be defined \r
 627                 to be pre-emption priority bits.  The following assertion will fail if\r
 628                 this is not the case (if some bits represent a sub-priority).  \r
 629                 \r
 630                 If CMSIS libraries are being used then the correct setting can be \r
 631                 achieved by calling     NVIC_SetPriorityGrouping( 0 ); before starting the \r
 632                 scheduler. */\r
 633                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) == 0 );\r
 634         }\r
 635 \r
 636 #endif /* configASSERT_DEFINED */\r
 637 \r
 638 \r