git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V7.4.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not it can be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  67     Integrity Systems, who sell the code with commercial support,\r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69 \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  71     engineered and independently SIL3 certified version for use in safety and\r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /*-----------------------------------------------------------\r
  76  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  77  *----------------------------------------------------------*/\r
  78 \r
  79 /* Scheduler includes. */\r
  80 #include "FreeRTOS.h"\r
  81 #include "task.h"\r
  82 \r
  83 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  84         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  85 #endif\r
  86 \r
  87 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  88         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  89 #endif\r
  90 \r
  91 #ifndef configSYSTICK_CLOCK_HZ\r
  92         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  93 #endif\r
  94 \r
  95 /* The __weak attribute does not work as you might expect with the Keil tools\r
  96 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  97 the application writer wants to provide their own implementation of\r
  98 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  99 is defined. */\r
 100 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 101         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 102 #endif\r
 103 \r
 104 /* Constants required to manipulate the core.  Registers first... */\r
 105 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile unsigned long * ) 0xe000e010 ) )\r
 106 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile unsigned long * ) 0xe000e014 ) )\r
 107 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile unsigned long * ) 0xe000e018 ) )\r
 108 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile unsigned long * ) 0xe000ed20 ) )\r
 109 /* ...then bits in the registers. */\r
 110 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 #define portNVIC_PENDSV_PRI                                     ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 118 #define portNVIC_SYSTICK_PRI                            ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 119 \r
 120 /* Constants required to set up the initial stack. */\r
 121 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 122 \r
 123 /* Constants used with memory barrier intrinsics. */\r
 124 #define portSY_FULL_READ_WRITE          ( 15 )\r
 125 \r
 126 /* The systick is a 24-bit counter. */\r
 127 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 128 \r
 129 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 130 occurred while the SysTick counter is stopped during tickless idle\r
 131 calculations. */\r
 132 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 133 \r
 134 /* Each task maintains its own interrupt status in the critical nesting\r
 135 variable. */\r
 136 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 137 \r
 138 /*\r
 139  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 140  * file is weak to allow application writers to change the timer used to\r
 141  * generate the tick interrupt.\r
 142  */\r
 143 void vPortSetupTimerInterrupt( void );\r
 144 \r
 145 /*\r
 146  * Exception handlers.\r
 147  */\r
 148 void xPortPendSVHandler( void );\r
 149 void xPortSysTickHandler( void );\r
 150 void vPortSVCHandler( void );\r
 151 \r
 152 /*\r
 153  * Start first task is a separate function so it can be tested in isolation.\r
 154  */\r
 155 static void prvStartFirstTask( void );\r
 156 \r
 157 /*-----------------------------------------------------------*/\r
 158 \r
 159 /*\r
 160  * The number of SysTick increments that make up one tick period.\r
 161  */\r
 162 #if configUSE_TICKLESS_IDLE == 1\r
 163         static unsigned long ulTimerCountsForOneTick = 0;\r
 164 #endif /* configUSE_TICKLESS_IDLE */\r
 165 \r
 166 /*\r
 167  * The maximum number of tick periods that can be suppressed is limited by the\r
 168  * 24 bit resolution of the SysTick timer.\r
 169  */\r
 170 #if configUSE_TICKLESS_IDLE == 1\r
 171         static unsigned long xMaximumPossibleSuppressedTicks = 0;\r
 172 #endif /* configUSE_TICKLESS_IDLE */\r
 173 \r
 174 /*\r
 175  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 176  * power functionality only.\r
 177  */\r
 178 #if configUSE_TICKLESS_IDLE == 1\r
 179         static unsigned long ulStoppedTimerCompensation = 0;\r
 180 #endif /* configUSE_TICKLESS_IDLE */\r
 181 \r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 /*\r
 185  * See header file for description.\r
 186  */\r
 187 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 188 {\r
 189         /* Simulate the stack frame as it would be created by a context switch\r
 190         interrupt. */\r
 191         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 192         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 193         pxTopOfStack--;\r
 194         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 195         pxTopOfStack--;\r
 196         *pxTopOfStack = 0;      /* LR */\r
 197         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 198         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 199         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 200 \r
 201         return pxTopOfStack;\r
 202 }\r
 203 /*-----------------------------------------------------------*/\r
 204 \r
 205 __asm void vPortSVCHandler( void )\r
 206 {\r
 207         PRESERVE8\r
 208 \r
 209         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 210         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 211         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 212         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 213         msr psp, r0                             /* Restore the task stack pointer. */\r
 214         mov r0, #0\r
 215         msr     basepri, r0\r
 216         orr r14, #0xd\r
 217         bx r14\r
 218 }\r
 219 /*-----------------------------------------------------------*/\r
 220 \r
 221 __asm void prvStartFirstTask( void )\r
 222 {\r
 223         PRESERVE8\r
 224 \r
 225         /* Use the NVIC offset register to locate the stack. */\r
 226         ldr r0, =0xE000ED08\r
 227         ldr r0, [r0]\r
 228         ldr r0, [r0]\r
 229         /* Set the msp back to the start of the stack. */\r
 230         msr msp, r0\r
 231         /* Globally enable interrupts. */\r
 232         cpsie i\r
 233         /* Call SVC to start the first task. */\r
 234         svc 0\r
 235         nop\r
 236 }\r
 237 /*-----------------------------------------------------------*/\r
 238 \r
 239 /*\r
 240  * See header file for description.\r
 241  */\r
 242 portBASE_TYPE xPortStartScheduler( void )\r
 243 {\r
 244         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 245         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 246         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 247 \r
 248         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 249         here already. */\r
 250         vPortSetupTimerInterrupt();\r
 251 \r
 252         /* Initialise the critical nesting count ready for the first task. */\r
 253         uxCriticalNesting = 0;\r
 254 \r
 255         /* Start the first task. */\r
 256         prvStartFirstTask();\r
 257 \r
 258         /* Should not get here! */\r
 259         return 0;\r
 260 }\r
 261 /*-----------------------------------------------------------*/\r
 262 \r
 263 void vPortEndScheduler( void )\r
 264 {\r
 265         /* It is unlikely that the CM3 port will require this function as there\r
 266         is nothing to return to.  */\r
 267 }\r
 268 /*-----------------------------------------------------------*/\r
 269 \r
 270 void vPortYield( void )\r
 271 {\r
 272         /* Set a PendSV to request a context switch. */\r
 273         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 274 \r
 275         /* Barriers are normally not required but do ensure the code is completely\r
 276         within the specified behaviour for the architecture. */\r
 277         __dsb( portSY_FULL_READ_WRITE );\r
 278         __isb( portSY_FULL_READ_WRITE );\r
 279 }\r
 280 /*-----------------------------------------------------------*/\r
 281 \r
 282 void vPortEnterCritical( void )\r
 283 {\r
 284         portDISABLE_INTERRUPTS();\r
 285         uxCriticalNesting++;\r
 286         __dsb( portSY_FULL_READ_WRITE );\r
 287         __isb( portSY_FULL_READ_WRITE );\r
 288 }\r
 289 /*-----------------------------------------------------------*/\r
 290 \r
 291 void vPortExitCritical( void )\r
 292 {\r
 293         uxCriticalNesting--;\r
 294         if( uxCriticalNesting == 0 )\r
 295         {\r
 296                 portENABLE_INTERRUPTS();\r
 297         }\r
 298 }\r
 299 /*-----------------------------------------------------------*/\r
 300 \r
 301 __asm void xPortPendSVHandler( void )\r
 302 {\r
 303         extern uxCriticalNesting;\r
 304         extern pxCurrentTCB;\r
 305         extern vTaskSwitchContext;\r
 306 \r
 307         PRESERVE8\r
 308 \r
 309         mrs r0, psp\r
 310 \r
 311         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 312         ldr     r2, [r3]\r
 313 \r
 314         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 315         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 316 \r
 317         stmdb sp!, {r3, r14}\r
 318         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 319         msr basepri, r0\r
 320         bl vTaskSwitchContext\r
 321         mov r0, #0\r
 322         msr basepri, r0\r
 323         ldmia sp!, {r3, r14}\r
 324 \r
 325         ldr r1, [r3]\r
 326         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 327         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 328         msr psp, r0\r
 329         bx r14\r
 330         nop\r
 331 }\r
 332 /*-----------------------------------------------------------*/\r
 333 \r
 334 void xPortSysTickHandler( void )\r
 335 {\r
 336         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 337         executes all interrupts must be unmasked.  There is therefore no need to\r
 338         save and then restore the interrupt mask value as its value is already\r
 339         known. */\r
 340         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 341         {\r
 342                 /* Increment the RTOS tick. */\r
 343                 if( xTaskIncrementTick() != pdFALSE )\r
 344                 {\r
 345                         /* A context switch is required.  Context switching is performed in\r
 346                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 347                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 348                 }\r
 349         }\r
 350         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 351 }\r
 352 /*-----------------------------------------------------------*/\r
 353 \r
 354 #if configUSE_TICKLESS_IDLE == 1\r
 355 \r
 356         __weak void vPortSuppressTicksAndSleep( portTickType xExpectedIdleTime )\r
 357         {\r
 358         unsigned long ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 359         portTickType xModifiableIdleTime;\r
 360 \r
 361                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 362                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 363                 {\r
 364                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 365                 }\r
 366 \r
 367                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 368                 is accounted for as best it can be, but using the tickless mode will\r
 369                 inevitably result in some tiny drift of the time maintained by the\r
 370                 kernel with respect to calendar time. */\r
 371                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 372 \r
 373                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 374                 tick periods.  -1 is used because this code will execute part way\r
 375                 through one of the tick periods. */\r
 376                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 377                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 378                 {\r
 379                         ulReloadValue -= ulStoppedTimerCompensation;\r
 380                 }\r
 381 \r
 382                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 383                 method as that will mask interrupts that should exit sleep mode. */\r
 384                 __disable_irq();\r
 385 \r
 386                 /* If a context switch is pending or a task is waiting for the scheduler\r
 387                 to be unsuspended then abandon the low power entry. */\r
 388                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 389                 {\r
 390                         /* Restart SysTick. */\r
 391                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 392 \r
 393                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 394                         above. */\r
 395                         __enable_irq();\r
 396                 }\r
 397                 else\r
 398                 {\r
 399                         /* Set the new reload value. */\r
 400                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 401 \r
 402                         /* Clear the SysTick count flag and set the count value back to\r
 403                         zero. */\r
 404                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 405 \r
 406                         /* Restart SysTick. */\r
 407                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 408 \r
 409                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 410                         set its parameter to 0 to indicate that its implementation contains\r
 411                         its own wait for interrupt or wait for event instruction, and so wfi\r
 412                         should not be executed again.  However, the original expected idle\r
 413                         time variable must remain unmodified, so a copy is taken. */\r
 414                         xModifiableIdleTime = xExpectedIdleTime;\r
 415                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 416                         if( xModifiableIdleTime > 0 )\r
 417                         {\r
 418                                 __dsb( portSY_FULL_READ_WRITE );\r
 419                                 __wfi();\r
 420                                 __isb( portSY_FULL_READ_WRITE );\r
 421                         }\r
 422                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 423 \r
 424                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 425                         accounted for as best it can be, but using the tickless mode will\r
 426                         inevitably result in some tiny drift of the time maintained by the\r
 427                         kernel with respect to calendar time. */\r
 428                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 429 \r
 430                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 431                         above. */\r
 432                         __enable_irq();\r
 433 \r
 434                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 435                         {\r
 436                                 /* The tick interrupt has already executed, and the SysTick\r
 437                                 count reloaded with ulReloadValue.  Reset the\r
 438                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 439                                 period. */\r
 440                                 portNVIC_SYSTICK_LOAD_REG = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 441 \r
 442                                 /* The tick interrupt handler will already have pended the tick\r
 443                                 processing in the kernel.  As the pending tick will be\r
 444                                 processed as soon as this function exits, the tick value\r
 445                                 maintained by the tick is stepped forward by one less than the\r
 446                                 time spent waiting. */\r
 447                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 448                         }\r
 449                         else\r
 450                         {\r
 451                                 /* Something other than the tick interrupt ended the sleep.\r
 452                                 Work out how long the sleep lasted rounded to complete tick\r
 453                                 periods (not the ulReload value which accounted for part\r
 454                                 ticks). */\r
 455                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 456 \r
 457                                 /* How many complete tick periods passed while the processor\r
 458                                 was waiting? */\r
 459                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 460 \r
 461                                 /* The reload value is set to whatever fraction of a single tick\r
 462                                 period remains. */\r
 463                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 464                         }\r
 465 \r
 466                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 467                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 468                         value. */\r
 469                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 470                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 471 \r
 472                         vTaskStepTick( ulCompleteTickPeriods );\r
 473 \r
 474                         /* The counter must start by the time the reload value is reset. */\r
 475                         configASSERT( portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 476                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 477                 }\r
 478         }\r
 479 \r
 480 #endif /* #if configUSE_TICKLESS_IDLE */\r
 481 \r
 482 /*-----------------------------------------------------------*/\r
 483 \r
 484 /*\r
 485  * Setup the SysTick timer to generate the tick interrupts at the required\r
 486  * frequency.\r
 487  */\r
 488 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 489 \r
 490         void vPortSetupTimerInterrupt( void )\r
 491         {\r
 492                 /* Calculate the constants required to configure the tick interrupt. */\r
 493                 #if configUSE_TICKLESS_IDLE == 1\r
 494                 {\r
 495                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 496                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 497                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 498                 }\r
 499                 #endif /* configUSE_TICKLESS_IDLE */\r
 500 \r
 501                 /* Configure SysTick to interrupt at the requested rate. */\r
 502                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 503                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 504         }\r
 505 \r
 506 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 507 /*-----------------------------------------------------------*/\r
 508 \r
 509 __asm unsigned long ulPortSetInterruptMask( void )\r
 510 {\r
 511         PRESERVE8\r
 512 \r
 513         mrs r0, basepri\r
 514         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 515         msr basepri, r1\r
 516         bx r14\r
 517 }\r
 518 /*-----------------------------------------------------------*/\r
 519 \r
 520 __asm void vPortClearInterruptMask( unsigned long ulNewMask )\r
 521 {\r
 522         PRESERVE8\r
 523 \r
 524         msr basepri, r0\r
 525         bx r14\r
 526 }\r