git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc1 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __TARGET_FPU_VFP\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  83         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  84 #endif\r
  85 \r
  86 #ifndef configSYSTICK_CLOCK_HZ\r
  87         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  88         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  90 #else\r
  91         /* The way the SysTick is clocked is not modified in case it is not the same\r
  92         as the core. */\r
  93         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  94 #endif\r
  95 \r
  96 /* The __weak attribute does not work as you might expect with the Keil tools\r
  97 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  98 the application writer wants to provide their own implementation of\r
  99 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 100 is defined. */\r
 101 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 102         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 103 #endif\r
 104 \r
 105 /* Constants required to manipulate the core.  Registers first... */\r
 106 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 107 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 108 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 109 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 110 /* ...then bits in the registers. */\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 /* Constants used to detect a Cortex-M7 r0p1 core, which should use the ARM_CM7\r
 118 r0p1 port. */\r
 119 #define portCPUID                                                       ( * ( ( volatile uint32_t * ) 0xE000ed00 ) )\r
 120 #define portCORTEX_M7_r0p1_ID                           ( 0x410FC271UL )\r
 121 #define portCORTEX_M7_r0p0_ID                           ( 0x410FC270UL )\r
 122 \r
 123 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 124 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 125 \r
 126 /* Constants required to check the validity of an interrupt priority. */\r
 127 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 128 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 129 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 130 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 131 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 132 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 133 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 134 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 135 \r
 136 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 137 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 138 \r
 139 /* Constants required to manipulate the VFP. */\r
 140 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 141 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 142 \r
 143 /* Constants required to set up the initial stack. */\r
 144 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 145 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 146 \r
 147 /* The systick is a 24-bit counter. */\r
 148 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 149 \r
 150 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 151 occurred while the SysTick counter is stopped during tickless idle\r
 152 calculations. */\r
 153 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 154 \r
 155 /* Each task maintains its own interrupt status in the critical nesting\r
 156 variable. */\r
 157 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 158 \r
 159 /*\r
 160  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 161  * file is weak to allow application writers to change the timer used to\r
 162  * generate the tick interrupt.\r
 163  */\r
 164 void vPortSetupTimerInterrupt( void );\r
 165 \r
 166 /*\r
 167  * Exception handlers.\r
 168  */\r
 169 void xPortPendSVHandler( void );\r
 170 void xPortSysTickHandler( void );\r
 171 void vPortSVCHandler( void );\r
 172 \r
 173 /*\r
 174  * Start first task is a separate function so it can be tested in isolation.\r
 175  */\r
 176 static void prvStartFirstTask( void );\r
 177 \r
 178 /*\r
 179  * Functions defined in portasm.s to enable the VFP.\r
 180  */\r
 181 static void prvEnableVFP( void );\r
 182 \r
 183 /*\r
 184  * Used to catch tasks that attempt to return from their implementing function.\r
 185  */\r
 186 static void prvTaskExitError( void );\r
 187 \r
 188 /*-----------------------------------------------------------*/\r
 189 \r
 190 /*\r
 191  * The number of SysTick increments that make up one tick period.\r
 192  */\r
 193 #if configUSE_TICKLESS_IDLE == 1\r
 194         static uint32_t ulTimerCountsForOneTick = 0;\r
 195 #endif /* configUSE_TICKLESS_IDLE */\r
 196 \r
 197 /*\r
 198  * The maximum number of tick periods that can be suppressed is limited by the\r
 199  * 24 bit resolution of the SysTick timer.\r
 200  */\r
 201 #if configUSE_TICKLESS_IDLE == 1\r
 202         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 203 #endif /* configUSE_TICKLESS_IDLE */\r
 204 \r
 205 /*\r
 206  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 207  * power functionality only.\r
 208  */\r
 209 #if configUSE_TICKLESS_IDLE == 1\r
 210         static uint32_t ulStoppedTimerCompensation = 0;\r
 211 #endif /* configUSE_TICKLESS_IDLE */\r
 212 \r
 213 /*\r
 214  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 215  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 216  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 217  */\r
 218 #if ( configASSERT_DEFINED == 1 )\r
 219          static uint8_t ucMaxSysCallPriority = 0;\r
 220          static uint32_t ulMaxPRIGROUPValue = 0;\r
 221          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 222 #endif /* configASSERT_DEFINED */\r
 223 \r
 224 /*-----------------------------------------------------------*/\r
 225 \r
 226 /*\r
 227  * See header file for description.\r
 228  */\r
 229 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 230 {\r
 231         /* Simulate the stack frame as it would be created by a context switch\r
 232         interrupt. */\r
 233 \r
 234         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 235         of interrupts, and to ensure alignment. */\r
 236         pxTopOfStack--;\r
 237 \r
 238         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 239         pxTopOfStack--;\r
 240         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 241         pxTopOfStack--;\r
 242         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 243 \r
 244         /* Save code space by skipping register initialisation. */\r
 245         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 246         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 247 \r
 248         /* A save method is being used that requires each task to maintain its\r
 249         own exec return value. */\r
 250         pxTopOfStack--;\r
 251         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 252 \r
 253         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 254 \r
 255         return pxTopOfStack;\r
 256 }\r
 257 /*-----------------------------------------------------------*/\r
 258 \r
 259 static void prvTaskExitError( void )\r
 260 {\r
 261         /* A function that implements a task must not exit or attempt to return to\r
 262         its caller as there is nothing to return to.  If a task wants to exit it\r
 263         should instead call vTaskDelete( NULL ).\r
 264 \r
 265         Artificially force an assert() to be triggered if configASSERT() is\r
 266         defined, then stop here so application writers can catch the error. */\r
 267         configASSERT( uxCriticalNesting == ~0UL );\r
 268         portDISABLE_INTERRUPTS();\r
 269         for( ;; );\r
 270 }\r
 271 /*-----------------------------------------------------------*/\r
 272 \r
 273 __asm void vPortSVCHandler( void )\r
 274 {\r
 275         PRESERVE8\r
 276 \r
 277         /* Get the location of the current TCB. */\r
 278         ldr     r3, =pxCurrentTCB\r
 279         ldr r1, [r3]\r
 280         ldr r0, [r1]\r
 281         /* Pop the core registers. */\r
 282         ldmia r0!, {r4-r11, r14}\r
 283         msr psp, r0\r
 284         isb\r
 285         mov r0, #0\r
 286         msr     basepri, r0\r
 287         bx r14\r
 288 }\r
 289 /*-----------------------------------------------------------*/\r
 290 \r
 291 __asm void prvStartFirstTask( void )\r
 292 {\r
 293         PRESERVE8\r
 294 \r
 295         /* Use the NVIC offset register to locate the stack. */\r
 296         ldr r0, =0xE000ED08\r
 297         ldr r0, [r0]\r
 298         ldr r0, [r0]\r
 299         /* Set the msp back to the start of the stack. */\r
 300         msr msp, r0\r
 301         /* Globally enable interrupts. */\r
 302         cpsie i\r
 303         cpsie f\r
 304         dsb\r
 305         isb\r
 306         /* Call SVC to start the first task. */\r
 307         svc 0\r
 308         nop\r
 309         nop\r
 310 }\r
 311 /*-----------------------------------------------------------*/\r
 312 \r
 313 __asm void prvEnableVFP( void )\r
 314 {\r
 315         PRESERVE8\r
 316 \r
 317         /* The FPU enable bits are in the CPACR. */\r
 318         ldr.w r0, =0xE000ED88\r
 319         ldr     r1, [r0]\r
 320 \r
 321         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 322         orr     r1, r1, #( 0xf << 20 )\r
 323         str r1, [r0]\r
 324         bx      r14\r
 325         nop\r
 326 }\r
 327 /*-----------------------------------------------------------*/\r
 328 \r
 329 /*\r
 330  * See header file for description.\r
 331  */\r
 332 BaseType_t xPortStartScheduler( void )\r
 333 {\r
 334         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 335         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 336         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 337 \r
 338         /* This port can be used on all revisions of the Cortex-M7 core other than\r
 339         the r0p1 parts.  r0p1 parts should use the port from the\r
 340         /source/portable/GCC/ARM_CM7/r0p1 directory. */\r
 341         configASSERT( portCPUID != portCORTEX_M7_r0p1_ID );\r
 342         configASSERT( portCPUID != portCORTEX_M7_r0p0_ID );\r
 343 \r
 344         #if( configASSERT_DEFINED == 1 )\r
 345         {\r
 346                 volatile uint32_t ulOriginalPriority;\r
 347                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 348                 volatile uint8_t ucMaxPriorityValue;\r
 349 \r
 350                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 351                 functions can be called.  ISR safe functions are those that end in\r
 352                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 353                 ensure interrupt entry is as fast and simple as possible.\r
 354 \r
 355                 Save the interrupt priority value that is about to be clobbered. */\r
 356                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 357 \r
 358                 /* Determine the number of priority bits available.  First write to all\r
 359                 possible bits. */\r
 360                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 361 \r
 362                 /* Read the value back to see how many bits stuck. */\r
 363                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 364 \r
 365                 /* The kernel interrupt priority should be set to the lowest\r
 366                 priority. */\r
 367                 configASSERT( ucMaxPriorityValue == ( configKERNEL_INTERRUPT_PRIORITY & ucMaxPriorityValue ) );\r
 368 \r
 369                 /* Use the same mask on the maximum system call priority. */\r
 370                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 371 \r
 372                 /* Calculate the maximum acceptable priority group value for the number\r
 373                 of bits read back. */\r
 374                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 375                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 376                 {\r
 377                         ulMaxPRIGROUPValue--;\r
 378                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 379                 }\r
 380 \r
 381                 /* Shift the priority group value back to its position within the AIRCR\r
 382                 register. */\r
 383                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 384                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 385 \r
 386                 /* Restore the clobbered interrupt priority register to its original\r
 387                 value. */\r
 388                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 389         }\r
 390         #endif /* conifgASSERT_DEFINED */\r
 391 \r
 392         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 393         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 394         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 395 \r
 396         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 397         here already. */\r
 398         vPortSetupTimerInterrupt();\r
 399 \r
 400         /* Initialise the critical nesting count ready for the first task. */\r
 401         uxCriticalNesting = 0;\r
 402 \r
 403         /* Ensure the VFP is enabled - it should be anyway. */\r
 404         prvEnableVFP();\r
 405 \r
 406         /* Lazy save always. */\r
 407         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 408 \r
 409         /* Start the first task. */\r
 410         prvStartFirstTask();\r
 411 \r
 412         /* Should not get here! */\r
 413         return 0;\r
 414 }\r
 415 /*-----------------------------------------------------------*/\r
 416 \r
 417 void vPortEndScheduler( void )\r
 418 {\r
 419         /* Not implemented in ports where there is nothing to return to.\r
 420         Artificially force an assert. */\r
 421         configASSERT( uxCriticalNesting == 1000UL );\r
 422 }\r
 423 /*-----------------------------------------------------------*/\r
 424 \r
 425 void vPortEnterCritical( void )\r
 426 {\r
 427         portDISABLE_INTERRUPTS();\r
 428         uxCriticalNesting++;\r
 429 \r
 430         /* This is not the interrupt safe version of the enter critical function so\r
 431         assert() if it is being called from an interrupt context.  Only API\r
 432         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 433         the critical nesting count is 1 to protect against recursive calls if the\r
 434         assert function also uses a critical section. */\r
 435         if( uxCriticalNesting == 1 )\r
 436         {\r
 437                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 438         }\r
 439 }\r
 440 /*-----------------------------------------------------------*/\r
 441 \r
 442 void vPortExitCritical( void )\r
 443 {\r
 444         configASSERT( uxCriticalNesting );\r
 445         uxCriticalNesting--;\r
 446         if( uxCriticalNesting == 0 )\r
 447         {\r
 448                 portENABLE_INTERRUPTS();\r
 449         }\r
 450 }\r
 451 /*-----------------------------------------------------------*/\r
 452 \r
 453 __asm void xPortPendSVHandler( void )\r
 454 {\r
 455         extern uxCriticalNesting;\r
 456         extern pxCurrentTCB;\r
 457         extern vTaskSwitchContext;\r
 458 \r
 459         PRESERVE8\r
 460 \r
 461         mrs r0, psp\r
 462         isb\r
 463         /* Get the location of the current TCB. */\r
 464         ldr     r3, =pxCurrentTCB\r
 465         ldr     r2, [r3]\r
 466 \r
 467         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 468         tst r14, #0x10\r
 469         it eq\r
 470         vstmdbeq r0!, {s16-s31}\r
 471 \r
 472         /* Save the core registers. */\r
 473         stmdb r0!, {r4-r11, r14}\r
 474 \r
 475         /* Save the new top of stack into the first member of the TCB. */\r
 476         str r0, [r2]\r
 477 \r
 478         stmdb sp!, {r3}\r
 479         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 480         msr basepri, r0\r
 481         dsb\r
 482         isb\r
 483         bl vTaskSwitchContext\r
 484         mov r0, #0\r
 485         msr basepri, r0\r
 486         ldmia sp!, {r3}\r
 487 \r
 488         /* The first item in pxCurrentTCB is the task top of stack. */\r
 489         ldr r1, [r3]\r
 490         ldr r0, [r1]\r
 491 \r
 492         /* Pop the core registers. */\r
 493         ldmia r0!, {r4-r11, r14}\r
 494 \r
 495         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 496         too. */\r
 497         tst r14, #0x10\r
 498         it eq\r
 499         vldmiaeq r0!, {s16-s31}\r
 500 \r
 501         msr psp, r0\r
 502         isb\r
 503         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 504                 #if WORKAROUND_PMU_CM001 == 1\r
 505                         push { r14 }\r
 506                         pop { pc }\r
 507                         nop\r
 508                 #endif\r
 509         #endif\r
 510 \r
 511         bx r14\r
 512         nop\r
 513 }\r
 514 /*-----------------------------------------------------------*/\r
 515 \r
 516 void xPortSysTickHandler( void )\r
 517 {\r
 518         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 519         executes all interrupts must be unmasked.  There is therefore no need to\r
 520         save and then restore the interrupt mask value as its value is already\r
 521         known - therefore the slightly faster vPortRaiseBASEPRI() function is used\r
 522         in place of portSET_INTERRUPT_MASK_FROM_ISR(). */\r
 523         vPortRaiseBASEPRI();\r
 524         {\r
 525                 /* Increment the RTOS tick. */\r
 526                 if( xTaskIncrementTick() != pdFALSE )\r
 527                 {\r
 528                         /* A context switch is required.  Context switching is performed in\r
 529                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 530                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 531                 }\r
 532         }\r
 533         vPortClearBASEPRIFromISR();\r
 534 }\r
 535 /*-----------------------------------------------------------*/\r
 536 \r
 537 #if configUSE_TICKLESS_IDLE == 1\r
 538 \r
 539         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 540         {\r
 541         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 542         TickType_t xModifiableIdleTime;\r
 543 \r
 544                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 545                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 546                 {\r
 547                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 548                 }\r
 549 \r
 550                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 551                 is accounted for as best it can be, but using the tickless mode will\r
 552                 inevitably result in some tiny drift of the time maintained by the\r
 553                 kernel with respect to calendar time. */\r
 554                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 555 \r
 556                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 557                 tick periods.  -1 is used because this code will execute part way\r
 558                 through one of the tick periods. */\r
 559                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 560                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 561                 {\r
 562                         ulReloadValue -= ulStoppedTimerCompensation;\r
 563                 }\r
 564 \r
 565                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 566                 method as that will mask interrupts that should exit sleep mode. */\r
 567                 __disable_irq();\r
 568 \r
 569                 /* If a context switch is pending or a task is waiting for the scheduler\r
 570                 to be unsuspended then abandon the low power entry. */\r
 571                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 572                 {\r
 573                         /* Restart from whatever is left in the count register to complete\r
 574                         this tick period. */\r
 575                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 576 \r
 577                         /* Restart SysTick. */\r
 578                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 579 \r
 580                         /* Reset the reload register to the value required for normal tick\r
 581                         periods. */\r
 582                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 583 \r
 584                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 585                         above. */\r
 586                         __enable_irq();\r
 587                 }\r
 588                 else\r
 589                 {\r
 590                         /* Set the new reload value. */\r
 591                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 592 \r
 593                         /* Clear the SysTick count flag and set the count value back to\r
 594                         zero. */\r
 595                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 596 \r
 597                         /* Restart SysTick. */\r
 598                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 599 \r
 600                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 601                         set its parameter to 0 to indicate that its implementation contains\r
 602                         its own wait for interrupt or wait for event instruction, and so wfi\r
 603                         should not be executed again.  However, the original expected idle\r
 604                         time variable must remain unmodified, so a copy is taken. */\r
 605                         xModifiableIdleTime = xExpectedIdleTime;\r
 606                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 607                         if( xModifiableIdleTime > 0 )\r
 608                         {\r
 609                                 __dsb( portSY_FULL_READ_WRITE );\r
 610                                 __wfi();\r
 611                                 __isb( portSY_FULL_READ_WRITE );\r
 612                         }\r
 613                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 614 \r
 615                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 616                         accounted for as best it can be, but using the tickless mode will\r
 617                         inevitably result in some tiny drift of the time maintained by the\r
 618                         kernel with respect to calendar time. */\r
 619                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 620                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 621 \r
 622                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 623                         above. */\r
 624                         __enable_irq();\r
 625 \r
 626                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 627                         {\r
 628                                 uint32_t ulCalculatedLoadValue;\r
 629 \r
 630                                 /* The tick interrupt has already executed, and the SysTick\r
 631                                 count reloaded with ulReloadValue.  Reset the\r
 632                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 633                                 period. */\r
 634                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 635 \r
 636                                 /* Don't allow a tiny value, or values that have somehow\r
 637                                 underflowed because the post sleep hook did something\r
 638                                 that took too long. */\r
 639                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 640                                 {\r
 641                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 642                                 }\r
 643 \r
 644                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 645 \r
 646                                 /* The tick interrupt handler will already have pended the tick\r
 647                                 processing in the kernel.  As the pending tick will be\r
 648                                 processed as soon as this function exits, the tick value\r
 649                                 maintained by the tick is stepped forward by one less than the\r
 650                                 time spent waiting. */\r
 651                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 652                         }\r
 653                         else\r
 654                         {\r
 655                                 /* Something other than the tick interrupt ended the sleep.\r
 656                                 Work out how long the sleep lasted rounded to complete tick\r
 657                                 periods (not the ulReload value which accounted for part\r
 658                                 ticks). */\r
 659                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 660 \r
 661                                 /* How many complete tick periods passed while the processor\r
 662                                 was waiting? */\r
 663                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 664 \r
 665                                 /* The reload value is set to whatever fraction of a single tick\r
 666                                 period remains. */\r
 667                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 668                         }\r
 669 \r
 670                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 671                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 672                         value.  The critical section is used to ensure the tick interrupt\r
 673                         can only execute once in the case that the reload register is near\r
 674                         zero. */\r
 675                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 676                         portENTER_CRITICAL();\r
 677                         {\r
 678                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 679                                 vTaskStepTick( ulCompleteTickPeriods );\r
 680                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 681                         }\r
 682                         portEXIT_CRITICAL();\r
 683                 }\r
 684         }\r
 685 \r
 686 #endif /* #if configUSE_TICKLESS_IDLE */\r
 687 \r
 688 /*-----------------------------------------------------------*/\r
 689 \r
 690 /*\r
 691  * Setup the SysTick timer to generate the tick interrupts at the required\r
 692  * frequency.\r
 693  */\r
 694 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 695 \r
 696         void vPortSetupTimerInterrupt( void )\r
 697         {\r
 698                 /* Calculate the constants required to configure the tick interrupt. */\r
 699                 #if configUSE_TICKLESS_IDLE == 1\r
 700                 {\r
 701                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 702                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 703                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 704                 }\r
 705                 #endif /* configUSE_TICKLESS_IDLE */\r
 706 \r
 707                 /* Configure SysTick to interrupt at the requested rate. */\r
 708                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 709                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 710         }\r
 711 \r
 712 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 713 /*-----------------------------------------------------------*/\r
 714 \r
 715 __asm uint32_t vPortGetIPSR( void )\r
 716 {\r
 717         PRESERVE8\r
 718 \r
 719         mrs r0, ipsr\r
 720         bx r14\r
 721 }\r
 722 /*-----------------------------------------------------------*/\r
 723 \r
 724 #if( configASSERT_DEFINED == 1 )\r
 725 \r
 726         void vPortValidateInterruptPriority( void )\r
 727         {\r
 728         uint32_t ulCurrentInterrupt;\r
 729         uint8_t ucCurrentPriority;\r
 730 \r
 731                 /* Obtain the number of the currently executing interrupt. */\r
 732                 ulCurrentInterrupt = vPortGetIPSR();\r
 733 \r
 734                 /* Is the interrupt number a user defined interrupt? */\r
 735                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 736                 {\r
 737                         /* Look up the interrupt's priority. */\r
 738                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 739 \r
 740                         /* The following assertion will fail if a service routine (ISR) for\r
 741                         an interrupt that has been assigned a priority above\r
 742                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 743                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 744                         from interrupts that have been assigned a priority at or below\r
 745                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 746 \r
 747                         Numerically low interrupt priority numbers represent logically high\r
 748                         interrupt priorities, therefore the priority of the interrupt must\r
 749                         be set to a value equal to or numerically *higher* than\r
 750                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 751 \r
 752                         Interrupts that use the FreeRTOS API must not be left at their\r
 753                         default priority of     zero as that is the highest possible priority,\r
 754                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 755                         and     therefore also guaranteed to be invalid.\r
 756 \r
 757                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 758                         interrupt entry is as fast and simple as possible.\r
 759 \r
 760                         The following links provide detailed information:\r
 761                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 762                         http://www.freertos.org/FAQHelp.html */\r
 763                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 764                 }\r
 765 \r
 766                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 767                 that define each interrupt's priority to be split between bits that\r
 768                 define the interrupt's pre-emption priority bits and bits that define\r
 769                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 770                 to be pre-emption priority bits.  The following assertion will fail if\r
 771                 this is not the case (if some bits represent a sub-priority).\r
 772 \r
 773                 If the application only uses CMSIS libraries for interrupt\r
 774                 configuration then the correct setting can be achieved on all Cortex-M\r
 775                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 776                 scheduler.  Note however that some vendor specific peripheral libraries\r
 777                 assume a non-zero priority group setting, in which cases using a value\r
 778                 of zero will result in unpredicable behaviour. */\r
 779                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 780         }\r
 781 \r
 782 #endif /* configASSERT_DEFINED */\r
 783 \r
 784 \r