git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V7.5.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*-----------------------------------------------------------\r
  66  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  67  *----------------------------------------------------------*/\r
  68 \r
  69 /* Scheduler includes. */\r
  70 #include "FreeRTOS.h"\r
  71 #include "task.h"\r
  72 \r
  73 #ifndef __TARGET_FPU_VFP\r
  74         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  75 #endif\r
  76 \r
  77 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  78         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  79 #endif\r
  80 \r
  81 #ifndef configSYSTICK_CLOCK_HZ\r
  82         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  83 #endif\r
  84 \r
  85 /* The __weak attribute does not work as you might expect with the Keil tools\r
  86 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  87 the application writer wants to provide their own implementation of\r
  88 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  89 is defined. */\r
  90 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  91         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
  92 #endif\r
  93 \r
  94 /* Constants required to manipulate the core.  Registers first... */\r
  95 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile unsigned long * ) 0xe000e010 ) )\r
  96 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile unsigned long * ) 0xe000e014 ) )\r
  97 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile unsigned long * ) 0xe000e018 ) )\r
  98 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile unsigned long * ) 0xe000ed20 ) )\r
  99 /* ...then bits in the registers. */\r
 100 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile unsigned long * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( unsigned char ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( unsigned char ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( unsigned char ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Constants required to manipulate the VFP. */\r
 121 #define portFPCCR                                       ( ( volatile unsigned long * ) 0xe000ef34 ) /* Floating point context control register. */\r
 122 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 123 \r
 124 /* Constants required to set up the initial stack. */\r
 125 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 126 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 127 \r
 128 /* Constants used with memory barrier intrinsics. */\r
 129 #define portSY_FULL_READ_WRITE          ( 15 )\r
 130 \r
 131 /* The systick is a 24-bit counter. */\r
 132 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 133 \r
 134 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 135 occurred while the SysTick counter is stopped during tickless idle\r
 136 calculations. */\r
 137 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 138 \r
 139 /* Each task maintains its own interrupt status in the critical nesting\r
 140 variable. */\r
 141 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 142 \r
 143 /*\r
 144  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 145  * file is weak to allow application writers to change the timer used to\r
 146  * generate the tick interrupt.\r
 147  */\r
 148 void vPortSetupTimerInterrupt( void );\r
 149 \r
 150 /*\r
 151  * Exception handlers.\r
 152  */\r
 153 void xPortPendSVHandler( void );\r
 154 void xPortSysTickHandler( void );\r
 155 void vPortSVCHandler( void );\r
 156 \r
 157 /*\r
 158  * Start first task is a separate function so it can be tested in isolation.\r
 159  */\r
 160 static void prvStartFirstTask( void );\r
 161 \r
 162 /*\r
 163  * Functions defined in portasm.s to enable the VFP.\r
 164  */\r
 165 static void prvEnableVFP( void );\r
 166 \r
 167 /*\r
 168  * Used to catch tasks that attempt to return from their implementing function.\r
 169  */\r
 170 static void prvTaskExitError( void );\r
 171 \r
 172 /*-----------------------------------------------------------*/\r
 173 \r
 174 /*\r
 175  * The number of SysTick increments that make up one tick period.\r
 176  */\r
 177 #if configUSE_TICKLESS_IDLE == 1\r
 178         static unsigned long ulTimerCountsForOneTick = 0;\r
 179 #endif /* configUSE_TICKLESS_IDLE */\r
 180 \r
 181 /*\r
 182  * The maximum number of tick periods that can be suppressed is limited by the\r
 183  * 24 bit resolution of the SysTick timer.\r
 184  */\r
 185 #if configUSE_TICKLESS_IDLE == 1\r
 186         static unsigned long xMaximumPossibleSuppressedTicks = 0;\r
 187 #endif /* configUSE_TICKLESS_IDLE */\r
 188 \r
 189 /*\r
 190  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 191  * power functionality only.\r
 192  */\r
 193 #if configUSE_TICKLESS_IDLE == 1\r
 194         static unsigned long ulStoppedTimerCompensation = 0;\r
 195 #endif /* configUSE_TICKLESS_IDLE */\r
 196 \r
 197 /*\r
 198  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure \r
 199  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 200  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 201  */\r
 202 #if ( configASSERT_DEFINED == 1 )\r
 203          static unsigned char ucMaxSysCallPriority = 0;\r
 204          static unsigned long ulMaxPRIGROUPValue = 0;\r
 205          static const volatile unsigned char * const pcInterruptPriorityRegisters = ( unsigned char * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 206 #endif /* configASSERT_DEFINED */\r
 207 \r
 208 /*-----------------------------------------------------------*/\r
 209 \r
 210 /*\r
 211  * See header file for description.\r
 212  */\r
 213 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 214 {\r
 215         /* Simulate the stack frame as it would be created by a context switch\r
 216         interrupt. */\r
 217 \r
 218         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 219         of interrupts, and to ensure alignment. */\r
 220         pxTopOfStack--;\r
 221 \r
 222         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 223         pxTopOfStack--;\r
 224         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 225         pxTopOfStack--;\r
 226         *pxTopOfStack = ( portSTACK_TYPE ) prvTaskExitError;    /* LR */\r
 227 \r
 228         /* Save code space by skipping register initialisation. */\r
 229         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 230         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 231 \r
 232         /* A save method is being used that requires each task to maintain its\r
 233         own exec return value. */\r
 234         pxTopOfStack--;\r
 235         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 236 \r
 237         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 238 \r
 239         return pxTopOfStack;\r
 240 }\r
 241 /*-----------------------------------------------------------*/\r
 242 \r
 243 static void prvTaskExitError( void )\r
 244 {\r
 245         /* A function that implements a task must not exit or attempt to return to\r
 246         its caller as there is nothing to return to.  If a task wants to exit it \r
 247         should instead call vTaskDelete( NULL ).\r
 248         \r
 249         Artificially force an assert() to be triggered if configASSERT() is \r
 250         defined, then stop here so application writers can catch the error. */\r
 251         configASSERT( uxCriticalNesting == ~0UL );\r
 252         portDISABLE_INTERRUPTS();       \r
 253         for( ;; );\r
 254 }\r
 255 /*-----------------------------------------------------------*/\r
 256 \r
 257 __asm void vPortSVCHandler( void )\r
 258 {\r
 259         PRESERVE8\r
 260 \r
 261         /* Get the location of the current TCB. */\r
 262         ldr     r3, =pxCurrentTCB\r
 263         ldr r1, [r3]\r
 264         ldr r0, [r1]\r
 265         /* Pop the core registers. */\r
 266         ldmia r0!, {r4-r11, r14}\r
 267         msr psp, r0\r
 268         mov r0, #0\r
 269         msr     basepri, r0\r
 270         bx r14\r
 271 }\r
 272 /*-----------------------------------------------------------*/\r
 273 \r
 274 __asm void prvStartFirstTask( void )\r
 275 {\r
 276         PRESERVE8\r
 277 \r
 278         /* Use the NVIC offset register to locate the stack. */\r
 279         ldr r0, =0xE000ED08\r
 280         ldr r0, [r0]\r
 281         ldr r0, [r0]\r
 282         /* Set the msp back to the start of the stack. */\r
 283         msr msp, r0\r
 284         /* Globally enable interrupts. */\r
 285         cpsie i\r
 286         /* Call SVC to start the first task. */\r
 287         svc 0\r
 288         nop\r
 289 }\r
 290 /*-----------------------------------------------------------*/\r
 291 \r
 292 __asm void prvEnableVFP( void )\r
 293 {\r
 294         PRESERVE8\r
 295 \r
 296         /* The FPU enable bits are in the CPACR. */\r
 297         ldr.w r0, =0xE000ED88\r
 298         ldr     r1, [r0]\r
 299 \r
 300         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 301         orr     r1, r1, #( 0xf << 20 )\r
 302         str r1, [r0]\r
 303         bx      r14\r
 304         nop\r
 305 }\r
 306 /*-----------------------------------------------------------*/\r
 307 \r
 308 /*\r
 309  * See header file for description.\r
 310  */\r
 311 portBASE_TYPE xPortStartScheduler( void )\r
 312 {\r
 313         #if( configASSERT_DEFINED == 1 )\r
 314         {\r
 315                 volatile unsigned long ulOriginalPriority;\r
 316                 volatile char * const pcFirstUserPriorityRegister = ( char * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 317                 volatile unsigned char ucMaxPriorityValue;\r
 318 \r
 319                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 320                 functions can be called.  ISR safe functions are those that end in\r
 321                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 322                 ensure interrupt entry is as fast and simple as possible.\r
 323 \r
 324                 Save the interrupt priority value that is about to be clobbered. */\r
 325                 ulOriginalPriority = *pcFirstUserPriorityRegister;\r
 326 \r
 327                 /* Determine the number of priority bits available.  First write to all\r
 328                 possible bits. */\r
 329                 *pcFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 330 \r
 331                 /* Read the value back to see how many bits stuck. */\r
 332                 ucMaxPriorityValue = *pcFirstUserPriorityRegister;\r
 333 \r
 334                 /* Use the same mask on the maximum system call priority. */\r
 335                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 336 \r
 337                 /* Calculate the maximum acceptable priority group value for the number\r
 338                 of bits read back. */\r
 339                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 340                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 341                 {\r
 342                         ulMaxPRIGROUPValue--;\r
 343                         ucMaxPriorityValue <<= ( unsigned char ) 0x01;\r
 344                 }\r
 345 \r
 346                 /* Shift the priority group value back to its position within the AIRCR\r
 347                 register. */\r
 348                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 349                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 350 \r
 351                 /* Restore the clobbered interrupt priority register to its original\r
 352                 value. */\r
 353                 *pcFirstUserPriorityRegister = ulOriginalPriority;\r
 354         }\r
 355         #endif /* conifgASSERT_DEFINED */\r
 356 \r
 357         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 358         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 359         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 360 \r
 361         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 362         here already. */\r
 363         vPortSetupTimerInterrupt();\r
 364 \r
 365         /* Initialise the critical nesting count ready for the first task. */\r
 366         uxCriticalNesting = 0;\r
 367 \r
 368         /* Ensure the VFP is enabled - it should be anyway. */\r
 369         prvEnableVFP();\r
 370 \r
 371         /* Lazy save always. */\r
 372         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 373 \r
 374         /* Start the first task. */\r
 375         prvStartFirstTask();\r
 376 \r
 377         /* Should not get here! */\r
 378         return 0;\r
 379 }\r
 380 /*-----------------------------------------------------------*/\r
 381 \r
 382 void vPortEndScheduler( void )\r
 383 {\r
 384         /* It is unlikely that the CM4F port will require this function as there\r
 385         is nothing to return to.  */\r
 386 }\r
 387 /*-----------------------------------------------------------*/\r
 388 \r
 389 void vPortYield( void )\r
 390 {\r
 391         /* Set a PendSV to request a context switch. */\r
 392         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 393 \r
 394         /* Barriers are normally not required but do ensure the code is completely\r
 395         within the specified behaviour for the architecture. */\r
 396         __dsb( portSY_FULL_READ_WRITE );\r
 397         __isb( portSY_FULL_READ_WRITE );\r
 398 }\r
 399 /*-----------------------------------------------------------*/\r
 400 \r
 401 void vPortEnterCritical( void )\r
 402 {\r
 403         portDISABLE_INTERRUPTS();\r
 404         uxCriticalNesting++;\r
 405         __dsb( portSY_FULL_READ_WRITE );\r
 406         __isb( portSY_FULL_READ_WRITE );\r
 407 }\r
 408 /*-----------------------------------------------------------*/\r
 409 \r
 410 void vPortExitCritical( void )\r
 411 {\r
 412         uxCriticalNesting--;\r
 413         if( uxCriticalNesting == 0 )\r
 414         {\r
 415                 portENABLE_INTERRUPTS();\r
 416         }\r
 417 }\r
 418 /*-----------------------------------------------------------*/\r
 419 \r
 420 __asm void xPortPendSVHandler( void )\r
 421 {\r
 422         extern uxCriticalNesting;\r
 423         extern pxCurrentTCB;\r
 424         extern vTaskSwitchContext;\r
 425 \r
 426         PRESERVE8\r
 427 \r
 428         mrs r0, psp\r
 429 \r
 430         /* Get the location of the current TCB. */\r
 431         ldr     r3, =pxCurrentTCB\r
 432         ldr     r2, [r3]\r
 433 \r
 434         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 435         tst r14, #0x10\r
 436         it eq\r
 437         vstmdbeq r0!, {s16-s31}\r
 438 \r
 439         /* Save the core registers. */\r
 440         stmdb r0!, {r4-r11, r14}\r
 441 \r
 442         /* Save the new top of stack into the first member of the TCB. */\r
 443         str r0, [r2]\r
 444 \r
 445         stmdb sp!, {r3, r14}\r
 446         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 447         msr basepri, r0\r
 448         bl vTaskSwitchContext\r
 449         mov r0, #0\r
 450         msr basepri, r0\r
 451         ldmia sp!, {r3, r14}\r
 452 \r
 453         /* The first item in pxCurrentTCB is the task top of stack. */\r
 454         ldr r1, [r3]\r
 455         ldr r0, [r1]\r
 456 \r
 457         /* Pop the core registers. */\r
 458         ldmia r0!, {r4-r11, r14}\r
 459 \r
 460         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 461         too. */\r
 462         tst r14, #0x10\r
 463         it eq\r
 464         vldmiaeq r0!, {s16-s31}\r
 465 \r
 466         msr psp, r0\r
 467         \r
 468         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 469                 #if WORKAROUND_PMU_CM001 == 1\r
 470                         push { r14 }\r
 471                         pop { pc }\r
 472                 #endif\r
 473         #endif\r
 474         \r
 475         bx r14\r
 476         nop\r
 477 }\r
 478 /*-----------------------------------------------------------*/\r
 479 \r
 480 void xPortSysTickHandler( void )\r
 481 {\r
 482         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 483         executes all interrupts must be unmasked.  There is therefore no need to\r
 484         save and then restore the interrupt mask value as its value is already\r
 485         known. */\r
 486         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 487         {\r
 488                 /* Increment the RTOS tick. */\r
 489                 if( xTaskIncrementTick() != pdFALSE )\r
 490                 {\r
 491                         /* A context switch is required.  Context switching is performed in\r
 492                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 493                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 494                 }\r
 495         }\r
 496         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 497 }\r
 498 /*-----------------------------------------------------------*/\r
 499 \r
 500 #if configUSE_TICKLESS_IDLE == 1\r
 501 \r
 502         __weak void vPortSuppressTicksAndSleep( portTickType xExpectedIdleTime )\r
 503         {\r
 504         unsigned long ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 505         portTickType xModifiableIdleTime;\r
 506 \r
 507                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 508                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 509                 {\r
 510                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 511                 }\r
 512 \r
 513                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 514                 is accounted for as best it can be, but using the tickless mode will\r
 515                 inevitably result in some tiny drift of the time maintained by the\r
 516                 kernel with respect to calendar time. */\r
 517                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 518 \r
 519                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 520                 tick periods.  -1 is used because this code will execute part way\r
 521                 through one of the tick periods. */\r
 522                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 523                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 524                 {\r
 525                         ulReloadValue -= ulStoppedTimerCompensation;\r
 526                 }\r
 527 \r
 528                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 529                 method as that will mask interrupts that should exit sleep mode. */\r
 530                 __disable_irq();\r
 531 \r
 532                 /* If a context switch is pending or a task is waiting for the scheduler\r
 533                 to be unsuspended then abandon the low power entry. */\r
 534                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 535                 {\r
 536                         /* Restart from whatever is left in the count register to complete\r
 537                         this tick period. */\r
 538                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 539                         \r
 540                         /* Restart SysTick. */\r
 541                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 542                         \r
 543                         /* Reset the reload register to the value required for normal tick\r
 544                         periods. */\r
 545                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 546 \r
 547                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 548                         above. */\r
 549                         __enable_irq();\r
 550                 }\r
 551                 else\r
 552                 {\r
 553                         /* Set the new reload value. */\r
 554                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 555 \r
 556                         /* Clear the SysTick count flag and set the count value back to\r
 557                         zero. */\r
 558                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 559 \r
 560                         /* Restart SysTick. */\r
 561                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 562 \r
 563                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 564                         set its parameter to 0 to indicate that its implementation contains\r
 565                         its own wait for interrupt or wait for event instruction, and so wfi\r
 566                         should not be executed again.  However, the original expected idle\r
 567                         time variable must remain unmodified, so a copy is taken. */\r
 568                         xModifiableIdleTime = xExpectedIdleTime;\r
 569                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 570                         if( xModifiableIdleTime > 0 )\r
 571                         {\r
 572                                 __dsb( portSY_FULL_READ_WRITE );\r
 573                                 __wfi();\r
 574                                 __isb( portSY_FULL_READ_WRITE );\r
 575                         }\r
 576                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 577 \r
 578                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 579                         accounted for as best it can be, but using the tickless mode will\r
 580                         inevitably result in some tiny drift of the time maintained by the\r
 581                         kernel with respect to calendar time. */\r
 582                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 583 \r
 584                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 585                         above. */\r
 586                         __enable_irq();\r
 587 \r
 588                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 589                         {\r
 590                                 /* The tick interrupt has already executed, and the SysTick\r
 591                                 count reloaded with ulReloadValue.  Reset the\r
 592                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 593                                 period. */\r
 594                                 portNVIC_SYSTICK_LOAD_REG = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 595 \r
 596                                 /* The tick interrupt handler will already have pended the tick\r
 597                                 processing in the kernel.  As the pending tick will be\r
 598                                 processed as soon as this function exits, the tick value\r
 599                                 maintained by the tick is stepped forward by one less than the\r
 600                                 time spent waiting. */\r
 601                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 602                         }\r
 603                         else\r
 604                         {\r
 605                                 /* Something other than the tick interrupt ended the sleep.\r
 606                                 Work out how long the sleep lasted rounded to complete tick\r
 607                                 periods (not the ulReload value which accounted for part\r
 608                                 ticks). */\r
 609                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 610 \r
 611                                 /* How many complete tick periods passed while the processor\r
 612                                 was waiting? */\r
 613                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 614 \r
 615                                 /* The reload value is set to whatever fraction of a single tick\r
 616                                 period remains. */\r
 617                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 618                         }\r
 619 \r
 620                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 621                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 622                         value.  The critical section is used to ensure the tick interrupt\r
 623                         can only execute once in the case that the reload register is near\r
 624                         zero. */\r
 625                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 626                         portENTER_CRITICAL();\r
 627                         {\r
 628                                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 629                                 vTaskStepTick( ulCompleteTickPeriods );\r
 630                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 631                         }\r
 632                         portEXIT_CRITICAL();\r
 633                 }\r
 634         }\r
 635 \r
 636 #endif /* #if configUSE_TICKLESS_IDLE */\r
 637 \r
 638 /*-----------------------------------------------------------*/\r
 639 \r
 640 /*\r
 641  * Setup the SysTick timer to generate the tick interrupts at the required\r
 642  * frequency.\r
 643  */\r
 644 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 645 \r
 646         void vPortSetupTimerInterrupt( void )\r
 647         {\r
 648                 /* Calculate the constants required to configure the tick interrupt. */\r
 649                 #if configUSE_TICKLESS_IDLE == 1\r
 650                 {\r
 651                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 652                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 653                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 654                 }\r
 655                 #endif /* configUSE_TICKLESS_IDLE */\r
 656 \r
 657                 /* Configure SysTick to interrupt at the requested rate. */\r
 658                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 659                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 660         }\r
 661 \r
 662 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 663 /*-----------------------------------------------------------*/\r
 664 \r
 665 __asm unsigned long ulPortSetInterruptMask( void )\r
 666 {\r
 667         PRESERVE8\r
 668 \r
 669         mrs r0, basepri\r
 670         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 671         msr basepri, r1\r
 672         bx r14\r
 673 }\r
 674 /*-----------------------------------------------------------*/\r
 675 \r
 676 __asm void vPortClearInterruptMask( unsigned long ulNewMask )\r
 677 {\r
 678         PRESERVE8\r
 679 \r
 680         msr basepri, r0\r
 681         bx r14\r
 682 }\r
 683 /*-----------------------------------------------------------*/\r
 684 \r
 685 __asm unsigned long vPortGetIPSR( void )\r
 686 {\r
 687         PRESERVE8\r
 688         \r
 689         mrs r0, ipsr\r
 690         bx r14\r
 691 }\r
 692 /*-----------------------------------------------------------*/\r
 693 \r
 694 #if( configASSERT_DEFINED == 1 )\r
 695 \r
 696         void vPortValidateInterruptPriority( void )\r
 697         {\r
 698         unsigned long ulCurrentInterrupt;\r
 699         unsigned char ucCurrentPriority;\r
 700 \r
 701                 /* Obtain the number of the currently executing interrupt. */\r
 702                 ulCurrentInterrupt = vPortGetIPSR();\r
 703 \r
 704                 /* Is the interrupt number a user defined interrupt? */\r
 705                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 706                 {\r
 707                         /* Look up the interrupt's priority. */\r
 708                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 709 \r
 710                         /* The following assertion will fail if a service routine (ISR) for\r
 711                         an interrupt that has been assigned a priority above\r
 712                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 713                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 714                         from interrupts that have been assigned a priority at or below\r
 715                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 716 \r
 717                         Numerically low interrupt priority numbers represent logically high\r
 718                         interrupt priorities, therefore the priority of the interrupt must\r
 719                         be set to a value equal to or numerically *higher* than\r
 720                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 721 \r
 722                         Interrupts that use the FreeRTOS API must not be left at their\r
 723                         default priority of     zero as that is the highest possible priority,\r
 724                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 725                         and     therefore also guaranteed to be invalid.\r
 726 \r
 727                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 728                         interrupt entry is as fast and simple as possible.\r
 729 \r
 730                         The following links provide detailed information:\r
 731                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 732                         http://www.freertos.org/FAQHelp.html */\r
 733                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 734                 }\r
 735 \r
 736                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 737                 that define each interrupt's priority to be split between bits that\r
 738                 define the interrupt's pre-emption priority bits and bits that define\r
 739                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 740                 to be pre-emption priority bits.  The following assertion will fail if\r
 741                 this is not the case (if some bits represent a sub-priority).\r
 742 \r
 743                 If the application only uses CMSIS libraries for interrupt\r
 744                 configuration then the correct setting can be achieved on all Cortex-M\r
 745                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 746                 scheduler.  Note however that some vendor specific peripheral libraries\r
 747                 assume a non-zero priority group setting, in which cases using a value\r
 748                 of zero will result in unpredicable behaviour. */\r
 749                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 750         }\r
 751 \r
 752 #endif /* configASSERT_DEFINED */\r
 753 \r
 754 \r