git.sur5r.net Git - freertos/blob - FreeRTOS-Plus/Demo/FreeRTOS_Plus_UDP_and_CLI_LPC1830_GCC/ThirdParty/LPCOpen/lpc_core/lpc_chip/chip_18xx_43xx/enet_18xx_43xx.c

   1 /*\r
   2  * @brief LPC18xx/43xx ethernet driver\r
   3  *\r
   4  * @note\r
   5  * Copyright(C) NXP Semiconductors, 2012\r
   6  * All rights reserved.\r
   7  *\r
   8  * @par\r
   9  * Software that is described herein is for illustrative purposes only\r
  10  * which provides customers with programming information regarding the\r
  11  * LPC products.  This software is supplied "AS IS" without any warranties of\r
  12  * any kind, and NXP Semiconductors and its licensor disclaim any and\r
  13  * all warranties, express or implied, including all implied warranties of\r
  14  * merchantability, fitness for a particular purpose and non-infringement of\r
  15  * intellectual property rights.  NXP Semiconductors assumes no responsibility\r
  16  * or liability for the use of the software, conveys no license or rights under any\r
  17  * patent, copyright, mask work right, or any other intellectual property rights in\r
  18  * or to any products. NXP Semiconductors reserves the right to make changes\r
  19  * in the software without notification. NXP Semiconductors also makes no\r
  20  * representation or warranty that such application will be suitable for the\r
  21  * specified use without further testing or modification.\r
  22  *\r
  23  * @par\r
  24  * Permission to use, copy, modify, and distribute this software and its\r
  25  * documentation is hereby granted, under NXP Semiconductors' and its\r
  26  * licensor's relevant copyrights in the software, without fee, provided that it\r
  27  * is used in conjunction with NXP Semiconductors microcontrollers.  This\r
  28  * copyright, permission, and disclaimer notice must appear in all copies of\r
  29  * this code.\r
  30  */\r
  31 \r
  32 #include "chip.h"\r
  33 \r
  34 /*****************************************************************************\r
  35  * Private types/enumerations/variables\r
  36  ****************************************************************************/\r
  37 \r
  38 /*****************************************************************************\r
  39  * Public types/enumerations/variables\r
  40  ****************************************************************************/\r
  41 \r
  42 /*****************************************************************************\r
  43  * Private functions\r
  44  ****************************************************************************/\r
  45 \r
  46 /*****************************************************************************\r
  47  * Public functions\r
  48  ****************************************************************************/\r
  49 \r
  50 /* Basic Ethernet interface initialization */\r
  51 void Chip_ENET_Init(LPC_ENET_T *pENET)\r
  52 {\r
  53         LPC_CREG->CREG6 &= ~0x7;\r
  54 \r
  55         /* Enable ethernet clock */\r
  56         Chip_Clock_EnableOpts(CLK_MX_ETHERNET, true, true, 1);\r
  57 \r
  58         /* PHY TX/RX base clock routing is setup as part of SystemInit() */\r
  59 \r
  60 #if defined(USE_RMII)\r
  61         LPC_CREG->CREG6 |= 0x4;\r
  62 #endif\r
  63 \r
  64         /* Reset ethernet and wait for reset to complete */\r
  65         Chip_RGU_TriggerReset(RGU_ETHERNET_RST);\r
  66         while (Chip_RGU_InReset(RGU_ETHERNET_RST)) {}\r
  67 \r
  68         /* Reset ethernet peripheral */\r
  69         Chip_ENET_Reset(pENET);\r
  70 \r
  71         /* Setup MII link divider to /102 and PHY address 1 */\r
  72         Chip_ENET_SetupMII(pENET, 4, 1);\r
  73 \r
  74         IP_ENET_Init(pENET);\r
  75 }\r
  76 \r
  77 /* Ethernet interface shutdown */\r
  78 void Chip_ENET_DeInit(LPC_ENET_T *pENET)\r
  79 {\r
  80         IP_ENET_DeInit(pENET);\r
  81         Chip_Clock_Disable(CLK_MX_ETHERNET);\r
  82 }\r