git.sur5r.net Git - freertos/blob - FreeRTOS-Plus/Demo/FreeRTOS_Plus_UDP_and_CLI_LPC1830_GCC/ThirdParty/LPCOpen/lpc_core/lpc_ip/mcpwm_001.h

   1 /*\r
   2  * @brief Motor Control PWM registers and control functions\r
   3  *\r
   4  * @note\r
   5  * Copyright(C) NXP Semiconductors, 2012\r
   6  * All rights reserved.\r
   7  *\r
   8  * @par\r
   9  * Software that is described herein is for illustrative purposes only\r
  10  * which provides customers with programming information regarding the\r
  11  * LPC products.  This software is supplied "AS IS" without any warranties of\r
  12  * any kind, and NXP Semiconductors and its licensor disclaim any and\r
  13  * all warranties, express or implied, including all implied warranties of\r
  14  * merchantability, fitness for a particular purpose and non-infringement of\r
  15  * intellectual property rights.  NXP Semiconductors assumes no responsibility\r
  16  * or liability for the use of the software, conveys no license or rights under any\r
  17  * patent, copyright, mask work right, or any other intellectual property rights in\r
  18  * or to any products. NXP Semiconductors reserves the right to make changes\r
  19  * in the software without notification. NXP Semiconductors also makes no\r
  20  * representation or warranty that such application will be suitable for the\r
  21  * specified use without further testing or modification.\r
  22  *\r
  23  * @par\r
  24  * Permission to use, copy, modify, and distribute this software and its\r
  25  * documentation is hereby granted, under NXP Semiconductors' and its\r
  26  * licensor's relevant copyrights in the software, without fee, provided that it\r
  27  * is used in conjunction with NXP Semiconductors microcontrollers.  This\r
  28  * copyright, permission, and disclaimer notice must appear in all copies of\r
  29  * this code.\r
  30  */\r
  31 \r
  32 #ifndef __MCPWM_001_H_\r
  33 #define __MCPWM_001_H_\r
  34 \r
  35 #include "sys_config.h"\r
  36 #include "cmsis.h"\r
  37 \r
  38 #ifdef __cplusplus\r
  39 extern "C" {\r
  40 #endif\r
  41 \r
  42 /** @defgroup IP_MCPWM_001 IP: MCPWM register block and driver\r
  43  * @ingroup IP_Drivers\r
  44  * Motor Control PWM\r
  45  * @{\r
  46  */\r
  47 \r
  48 /**\r
  49  * @brief Motor Control PWM register block structure\r
  50  */\r
  51 typedef struct {                                        /*!< MCPWM Structure        */\r
  52         __I  uint32_t  CON;                             /*!< PWM Control read address */\r
  53         __O  uint32_t  CON_SET;                 /*!< PWM Control set address */\r
  54         __O  uint32_t  CON_CLR;                 /*!< PWM Control clear address */\r
  55         __I  uint32_t  CAPCON;                  /*!< Capture Control read address */\r
  56         __O  uint32_t  CAPCON_SET;              /*!< Capture Control set address */\r
  57         __O  uint32_t  CAPCON_CLR;              /*!< Event Control clear address */\r
  58         __IO uint32_t TC[3];                    /*!< Timer Counter register */\r
  59         __IO uint32_t LIM[3];                   /*!< Limit register         */\r
  60         __IO uint32_t MAT[3];                   /*!< Match register         */\r
  61         __IO uint32_t  DT;                              /*!< Dead time register     */\r
  62         __IO uint32_t  CCP;                             /*!< Communication Pattern register */\r
  63         __I  uint32_t CAP[3];                   /*!< Capture register       */\r
  64         __I  uint32_t  INTEN;                   /*!< Interrupt Enable read address */\r
  65         __O  uint32_t  INTEN_SET;               /*!< Interrupt Enable set address */\r
  66         __O  uint32_t  INTEN_CLR;               /*!< Interrupt Enable clear address */\r
  67         __I  uint32_t  CNTCON;                  /*!< Count Control read address */\r
  68         __O  uint32_t  CNTCON_SET;              /*!< Count Control set address */\r
  69         __O  uint32_t  CNTCON_CLR;              /*!< Count Control clear address */\r
  70         __I  uint32_t  INTF;                    /*!< Interrupt flags read address */\r
  71         __O  uint32_t  INTF_SET;                /*!< Interrupt flags set address */\r
  72         __O  uint32_t  INTF_CLR;                /*!< Interrupt flags clear address */\r
  73         __O  uint32_t  CAP_CLR;                 /*!< Capture clear address  */\r
  74 } IP_MCPWM_001_T;\r
  75 \r
  76 /**\r
  77  * @}\r
  78  */\r
  79 \r
  80 #ifdef __cplusplus\r
  81 }\r
  82 #endif\r
  83 \r
  84 #endif /* __MCPWM_001_H_ */\r