git.sur5r.net Git - freertos/blob - Source/portable/GCC/ARM7_AT91FR40008/port.c

   1 /*\r
   2         FreeRTOS.org V4.8.0 - Copyright (C) 2003-2008 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         ***************************************************************************\r
  28         *                                                                                                                                                 *\r
  29         * SAVE TIME AND MONEY!  Why not get us to quote to get FreeRTOS.org               *\r
  30         * running on your hardware - or even write all or part of your application*\r
  31         * for you?  See http://www.OpenRTOS.com for details.                                      *\r
  32         *                                                                                                                                                 *\r
  33         ***************************************************************************\r
  34         ***************************************************************************\r
  35 \r
  36         Please ensure to read the configuration and relevant port sections of the\r
  37         online documentation.\r
  38 \r
  39         http://www.FreeRTOS.org - Documentation, latest information, license and \r
  40         contact details.\r
  41 \r
  42         http://www.SafeRTOS.com - A version that is certified for use in safety \r
  43         critical systems.\r
  44 \r
  45         http://www.OpenRTOS.com - Commercial support, development, porting, \r
  46         licensing and training services.\r
  47 */\r
  48 \r
  49 \r
  50 /*-----------------------------------------------------------\r
  51  * Implementation of functions defined in portable.h for the Atmel AT91R40008\r
  52  * port.\r
  53  *\r
  54  * Components that can be compiled to either ARM or THUMB mode are\r
  55  * contained in this file.  The ISR routines, which can only be compiled\r
  56  * to ARM mode are contained in portISR.c.\r
  57  *----------------------------------------------------------*/\r
  58 \r
  59 /* Standard includes. */\r
  60 #include <stdlib.h>\r
  61 \r
  62 /* Scheduler includes. */\r
  63 #include "FreeRTOS.h"\r
  64 #include "task.h"\r
  65 \r
  66 /* Hardware specific definitions. */\r
  67 #include "AT91R40008.h"\r
  68 #include "pio.h"\r
  69 #include "aic.h"\r
  70 #include "tc.h"\r
  71 \r
  72 /* Constants required to setup the task context. */\r
  73 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  74 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  75 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  76 #define portNO_CRITICAL_SECTION_NESTING ( ( portSTACK_TYPE ) 0 )\r
  77 #define portTICK_PRIORITY_6                             ( 6 )\r
  78 /*-----------------------------------------------------------*/\r
  79 \r
  80 /* Setup the timer to generate the tick interrupts. */\r
  81 static void prvSetupTimerInterrupt( void );\r
  82 \r
  83 /* \r
  84  * The scheduler can only be started from ARM mode, so \r
  85  * vPortISRStartFirstSTask() is defined in portISR.c. \r
  86  */\r
  87 extern void vPortISRStartFirstTask( void );\r
  88 \r
  89 /*-----------------------------------------------------------*/\r
  90 \r
  91 /* \r
  92  * Initialise the stack of a task to look exactly as if a call to \r
  93  * portSAVE_CONTEXT had been called.\r
  94  *\r
  95  * See header file for description. \r
  96  */\r
  97 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
  98 {\r
  99 portSTACK_TYPE *pxOriginalTOS;\r
 100 \r
 101         pxOriginalTOS = pxTopOfStack;\r
 102 \r
 103         /* Setup the initial stack of the task.  The stack is set exactly as \r
 104         expected by the portRESTORE_CONTEXT() macro. */\r
 105 \r
 106         /* First on the stack is the return address - which in this case is the\r
 107         start of the task.  The offset is added to make the return address appear\r
 108         as it would within an IRQ ISR. */\r
 109         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 110         pxTopOfStack--;\r
 111 \r
 112         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 113         pxTopOfStack--; \r
 114         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 115         pxTopOfStack--;\r
 116         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 117         pxTopOfStack--; \r
 118         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 119         pxTopOfStack--; \r
 120         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 121         pxTopOfStack--; \r
 122         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 123         pxTopOfStack--; \r
 124         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 125         pxTopOfStack--; \r
 126         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 127         pxTopOfStack--; \r
 128         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 129         pxTopOfStack--; \r
 130         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 131         pxTopOfStack--; \r
 132         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 133         pxTopOfStack--; \r
 134         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 135         pxTopOfStack--; \r
 136         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 137         pxTopOfStack--; \r
 138         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 139         pxTopOfStack--; \r
 140 \r
 141         /* When the task starts is will expect to find the function parameter in\r
 142         R0. */\r
 143         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 144         pxTopOfStack--;\r
 145 \r
 146         /* The last thing onto the stack is the status register, which is set for\r
 147         system mode, with interrupts enabled. */\r
 148         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 149 \r
 150         #ifdef THUMB_INTERWORK\r
 151         {\r
 152                 /* We want the task to start in thumb mode. */\r
 153                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 154         }\r
 155         #endif\r
 156 \r
 157         pxTopOfStack--;\r
 158 \r
 159         /* Some optimisation levels use the stack differently to others.  This \r
 160         means the interrupt flags cannot always be stored on the stack and will\r
 161         instead be stored in a variable, which is then saved as part of the\r
 162         tasks context. */\r
 163         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 164 \r
 165         return pxTopOfStack;\r
 166 }\r
 167 /*-----------------------------------------------------------*/\r
 168 \r
 169 portBASE_TYPE xPortStartScheduler( void )\r
 170 {\r
 171         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 172         here already. */\r
 173         prvSetupTimerInterrupt();\r
 174 \r
 175         /* Start the first task. */\r
 176         vPortISRStartFirstTask();       \r
 177 \r
 178         /* Should not get here! */\r
 179         return 0;\r
 180 }\r
 181 /*-----------------------------------------------------------*/\r
 182 \r
 183 void vPortEndScheduler( void )\r
 184 {\r
 185         /* It is unlikely that the ARM port will require this function as there\r
 186         is nothing to return to.  */\r
 187 }\r
 188 /*-----------------------------------------------------------*/\r
 189 \r
 190 /*\r
 191  * Setup the tick timer to generate the tick interrupts at the required frequency.\r
 192  */\r
 193 static void prvSetupTimerInterrupt( void )\r
 194 {\r
 195 volatile unsigned portLONG ulDummy;\r
 196 \r
 197         /* Enable clock to the tick timer... */\r
 198         AT91C_BASE_PS->PS_PCER = portTIMER_CLK_ENABLE_BIT;\r
 199 \r
 200         /* Stop the tick timer... */\r
 201         portTIMER_REG_BASE_PTR->TC_CCR = TC_CLKDIS;\r
 202 \r
 203         /* Start with tick timer interrupts disabled... */\r
 204         portTIMER_REG_BASE_PTR->TC_IDR = 0xFFFFFFFF;\r
 205 \r
 206         /* Clear any pending tick timer interrupts... */\r
 207         ulDummy = portTIMER_REG_BASE_PTR->TC_SR;\r
 208 \r
 209         /* Store interrupt handler function address in tick timer vector register...\r
 210         The ISR installed depends on whether the preemptive or cooperative\r
 211         scheduler is being used. */\r
 212         #if configUSE_PREEMPTION == 1\r
 213         {\r
 214                 extern void ( vPreemptiveTick )( void );\r
 215                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( unsigned portLONG ) vPreemptiveTick;\r
 216         }\r
 217         #else  // else use cooperative scheduler\r
 218         {\r
 219                 extern void ( vNonPreemptiveTick )( void );\r
 220                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( unsigned portLONG ) vNonPreemptiveTick;\r
 221         }\r
 222         #endif\r
 223 \r
 224         /* Tick timer interrupt level-sensitive, priority 6... */\r
 225         AT91C_BASE_AIC->AIC_SMR[ portTIMER_AIC_CHANNEL ] = AIC_SRCTYPE_INT_LEVEL_SENSITIVE | portTICK_PRIORITY_6;\r
 226 \r
 227         /* Enable the tick timer interrupt...\r
 228 \r
 229         First at timer level */\r
 230         portTIMER_REG_BASE_PTR->TC_IER = TC_CPCS;\r
 231 \r
 232         /* Then at the AIC level. */\r
 233         AT91C_BASE_AIC->AIC_IECR = (1 << portTIMER_AIC_CHANNEL);\r
 234 \r
 235         /* Calculate timer compare value to achieve the desired tick rate... */\r
 236         if( (configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2) ) <= 0xFFFF )\r
 237         {\r
 238                 /* The tick rate is fast enough for us to use the faster timer input\r
 239                 clock (main clock / 2). */\r
 240                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK2 | TC_BURST_NONE | TC_CPCTRG;\r
 241                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2);\r
 242         }\r
 243         else\r
 244         {\r
 245                 /* We must use a slower timer input clock (main clock / 8) because the\r
 246                 tick rate is too slow for the faster input clock. */\r
 247                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK8 | TC_BURST_NONE | TC_CPCTRG;\r
 248                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 8);\r
 249         }\r
 250 \r
 251         /* Start tick timer... */\r
 252         portTIMER_REG_BASE_PTR->TC_CCR = TC_SWTRG | TC_CLKEN;\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r