git.sur5r.net Git - freertos/blob - Source/portable/GCC/ARM7_AT91SAM7S/port.c

   1 /*\r
   2         FreeRTOS.org V4.3.0 - Copyright (C) 2003-2007 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         See http://www.FreeRTOS.org for documentation, latest information, license \r
  28         and contact details.  Please ensure to read the configuration and relevant \r
  29         port sections of the online documentation.\r
  30 \r
  31         Also see http://www.SafeRTOS.com for an IEC 61508 compliant version along\r
  32         with commercial development and support options.\r
  33         ***************************************************************************\r
  34 */\r
  35 \r
  36 \r
  37 /*-----------------------------------------------------------\r
  38  * Implementation of functions defined in portable.h for the ARM7 port.\r
  39  *\r
  40  * Components that can be compiled to either ARM or THUMB mode are\r
  41  * contained in this file.  The ISR routines, which can only be compiled\r
  42  * to ARM mode are contained in portISR.c.\r
  43  *----------------------------------------------------------*/\r
  44 \r
  45 /*\r
  46         Changes from V2.5.2\r
  47                 \r
  48         + ulCriticalNesting is now saved as part of the task context, as is \r
  49           therefore added to the initial task stack during pxPortInitialiseStack.\r
  50 */\r
  51 \r
  52 \r
  53 /* Standard includes. */\r
  54 #include <stdlib.h>\r
  55 \r
  56 /* Scheduler includes. */\r
  57 #include "FreeRTOS.h"\r
  58 #include "task.h"\r
  59 \r
  60 /* Processor constants. */\r
  61 #include "AT91SAM7X256.h"\r
  62 \r
  63 /* Constants required to setup the task context. */\r
  64 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  65 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  66 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  67 #define portNO_CRITICAL_SECTION_NESTING ( ( portSTACK_TYPE ) 0 )\r
  68 \r
  69 /* Constants required to setup the tick ISR. */\r
  70 #define portENABLE_TIMER                        ( ( unsigned portCHAR ) 0x01 )\r
  71 #define portPRESCALE_VALUE                      0x00\r
  72 #define portINTERRUPT_ON_MATCH          ( ( unsigned portLONG ) 0x01 )\r
  73 #define portRESET_COUNT_ON_MATCH        ( ( unsigned portLONG ) 0x02 )\r
  74 \r
  75 /* Constants required to setup the PIT. */\r
  76 #define portPIT_CLOCK_DIVISOR                   ( ( unsigned portLONG ) 16 )\r
  77 #define portPIT_COUNTER_VALUE                   ( ( ( configCPU_CLOCK_HZ / portPIT_CLOCK_DIVISOR ) / 1000UL ) * portTICK_RATE_MS )\r
  78 \r
  79 #define portINT_LEVEL_SENSITIVE  0\r
  80 #define portPIT_ENABLE          ( ( unsigned portSHORT ) 0x1 << 24 )\r
  81 #define portPIT_INT_ENABLE      ( ( unsigned portSHORT ) 0x1 << 25 )\r
  82 /*-----------------------------------------------------------*/\r
  83 \r
  84 /* Setup the timer to generate the tick interrupts. */\r
  85 static void prvSetupTimerInterrupt( void );\r
  86 \r
  87 /* \r
  88  * The scheduler can only be started from ARM mode, so \r
  89  * vPortISRStartFirstSTask() is defined in portISR.c. \r
  90  */\r
  91 extern void vPortISRStartFirstTask( void );\r
  92 \r
  93 /*-----------------------------------------------------------*/\r
  94 \r
  95 /* \r
  96  * Initialise the stack of a task to look exactly as if a call to \r
  97  * portSAVE_CONTEXT had been called.\r
  98  *\r
  99  * See header file for description. \r
 100  */\r
 101 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 102 {\r
 103 portSTACK_TYPE *pxOriginalTOS;\r
 104 \r
 105         pxOriginalTOS = pxTopOfStack;\r
 106 \r
 107         /* Setup the initial stack of the task.  The stack is set exactly as \r
 108         expected by the portRESTORE_CONTEXT() macro. */\r
 109 \r
 110         /* First on the stack is the return address - which in this case is the\r
 111         start of the task.  The offset is added to make the return address appear\r
 112         as it would within an IRQ ISR. */\r
 113         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 114         pxTopOfStack--;\r
 115 \r
 116         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 117         pxTopOfStack--; \r
 118         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 119         pxTopOfStack--;\r
 120         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 121         pxTopOfStack--; \r
 122         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 123         pxTopOfStack--; \r
 124         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 125         pxTopOfStack--; \r
 126         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 127         pxTopOfStack--; \r
 128         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 129         pxTopOfStack--; \r
 130         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 131         pxTopOfStack--; \r
 132         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 133         pxTopOfStack--; \r
 134         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 135         pxTopOfStack--; \r
 136         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 137         pxTopOfStack--; \r
 138         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 139         pxTopOfStack--; \r
 140         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 141         pxTopOfStack--; \r
 142         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 143         pxTopOfStack--; \r
 144 \r
 145         /* When the task starts is will expect to find the function parameter in\r
 146         R0. */\r
 147         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 148         pxTopOfStack--;\r
 149 \r
 150         /* The last thing onto the stack is the status register, which is set for\r
 151         system mode, with interrupts enabled. */\r
 152         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 153 \r
 154         #ifdef THUMB_INTERWORK\r
 155         {\r
 156                 /* We want the task to start in thumb mode. */\r
 157                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 158         }\r
 159         #endif\r
 160 \r
 161         pxTopOfStack--;\r
 162 \r
 163         /* Some optimisation levels use the stack differently to others.  This \r
 164         means the interrupt flags cannot always be stored on the stack and will\r
 165         instead be stored in a variable, which is then saved as part of the\r
 166         tasks context. */\r
 167         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 168 \r
 169         return pxTopOfStack;\r
 170 }\r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 portBASE_TYPE xPortStartScheduler( void )\r
 174 {\r
 175         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 176         here already. */\r
 177         prvSetupTimerInterrupt();\r
 178 \r
 179         /* Start the first task. */\r
 180         vPortISRStartFirstTask();       \r
 181 \r
 182         /* Should not get here! */\r
 183         return 0;\r
 184 }\r
 185 /*-----------------------------------------------------------*/\r
 186 \r
 187 void vPortEndScheduler( void )\r
 188 {\r
 189         /* It is unlikely that the ARM port will require this function as there\r
 190         is nothing to return to.  */\r
 191 }\r
 192 /*-----------------------------------------------------------*/\r
 193 \r
 194 /*\r
 195  * Setup the timer 0 to generate the tick interrupts at the required frequency.\r
 196  */\r
 197 static void prvSetupTimerInterrupt( void )\r
 198 {\r
 199 AT91PS_PITC pxPIT = AT91C_BASE_PITC;\r
 200 \r
 201         /* Setup the AIC for PIT interrupts.  The interrupt routine chosen depends\r
 202         on whether the preemptive or cooperative scheduler is being used. */\r
 203         #if configUSE_PREEMPTION == 0\r
 204 \r
 205                 extern void ( vNonPreemptiveTick ) ( void );\r
 206                 AT91F_AIC_ConfigureIt( AT91C_ID_SYS, AT91C_AIC_PRIOR_HIGHEST, portINT_LEVEL_SENSITIVE, ( void (*)(void) ) vNonPreemptiveTick );\r
 207 \r
 208         #else\r
 209                 \r
 210                 extern void ( vPreemptiveTick )( void );\r
 211                 AT91F_AIC_ConfigureIt( AT91C_ID_SYS, AT91C_AIC_PRIOR_HIGHEST, portINT_LEVEL_SENSITIVE, ( void (*)(void) ) vPreemptiveTick );\r
 212 \r
 213         #endif\r
 214 \r
 215         /* Configure the PIT period. */\r
 216         pxPIT->PITC_PIMR = portPIT_ENABLE | portPIT_INT_ENABLE | portPIT_COUNTER_VALUE;\r
 217 \r
 218         /* Enable the interrupt.  Global interrupts are disables at this point so \r
 219         this is safe. */\r
 220     AT91C_BASE_AIC->AIC_IECR = 0x1 << AT91C_ID_SYS;\r
 221 }\r
 222 /*-----------------------------------------------------------*/\r
 223 \r
 224 \r
 225 \r