]> git.sur5r.net Git - freertos/blob - Source/portable/GCC/ARM7_AT91SAM7S/portISR.c
f4c0d13f4ae7a7310c792f416bc865c57cd9cd2a
[freertos] / Source / portable / GCC / ARM7_AT91SAM7S / portISR.c
1 /*\r
2         FreeRTOS.org V5.3.1 - Copyright (C) 2003-2009 Richard Barry.\r
3 \r
4         This file is part of the FreeRTOS.org distribution.\r
5 \r
6         FreeRTOS.org is free software; you can redistribute it and/or modify it\r
7         under the terms of the GNU General Public License (version 2) as published\r
8         by the Free Software Foundation and modified by the FreeRTOS exception.\r
9         **NOTE** The exception to the GPL is included to allow you to distribute a\r
10         combined work that includes FreeRTOS.org without being obliged to provide\r
11         the source code for any proprietary components.  Alternative commercial\r
12         license and support terms are also available upon request.  See the \r
13         licensing section of http://www.FreeRTOS.org for full details.\r
14 \r
15         FreeRTOS.org is distributed in the hope that it will be useful, but WITHOUT\r
16         ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
17         FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
18         more details.\r
19 \r
20         You should have received a copy of the GNU General Public License along\r
21         with FreeRTOS.org; if not, write to the Free Software Foundation, Inc., 59\r
22         Temple Place, Suite 330, Boston, MA  02111-1307  USA.\r
23 \r
24 \r
25         ***************************************************************************\r
26         *                                                                         *\r
27         * Get the FreeRTOS eBook!  See http://www.FreeRTOS.org/Documentation      *\r
28         *                                                                         *\r
29         * This is a concise, step by step, 'hands on' guide that describes both   *\r
30         * general multitasking concepts and FreeRTOS specifics. It presents and   *\r
31         * explains numerous examples that are written using the FreeRTOS API.     *\r
32         * Full source code for all the examples is provided in an accompanying    *\r
33         * .zip file.                                                              *\r
34         *                                                                         *\r
35         ***************************************************************************\r
36 \r
37         1 tab == 4 spaces!\r
38 \r
39         Please ensure to read the configuration and relevant port sections of the\r
40         online documentation.\r
41 \r
42         http://www.FreeRTOS.org - Documentation, latest information, license and\r
43         contact details.\r
44 \r
45         http://www.SafeRTOS.com - A version that is certified for use in safety\r
46         critical systems.\r
47 \r
48         http://www.OpenRTOS.com - Commercial support, development, porting,\r
49         licensing and training services.\r
50 */\r
51 \r
52 \r
53 /*-----------------------------------------------------------\r
54  * Components that can be compiled to either ARM or THUMB mode are\r
55  * contained in port.c  The ISR routines, which can only be compiled\r
56  * to ARM mode, are contained in this file.\r
57  *----------------------------------------------------------*/\r
58 \r
59 /*\r
60         Changes from V3.2.4\r
61 \r
62         + The assembler statements are now included in a single asm block rather\r
63           than each line having its own asm block.\r
64 */\r
65 \r
66 /* Scheduler includes. */\r
67 #include "FreeRTOS.h"\r
68 #include "task.h"\r
69 \r
70 #include "AT91SAM7X256.h"\r
71 \r
72 /* Constants required to handle interrupts. */\r
73 #define portTIMER_MATCH_ISR_BIT         ( ( unsigned portCHAR ) 0x01 )\r
74 #define portCLEAR_VIC_INTERRUPT         ( ( unsigned portLONG ) 0 )\r
75 \r
76 /* Constants required to handle critical sections. */\r
77 #define portNO_CRITICAL_NESTING         ( ( unsigned portLONG ) 0 )\r
78 volatile unsigned portLONG ulCriticalNesting = 9999UL;\r
79 \r
80 /*-----------------------------------------------------------*/\r
81 \r
82 /* ISR to handle manual context switches (from a call to taskYIELD()). */\r
83 void vPortYieldProcessor( void ) __attribute__((interrupt("SWI"), naked));\r
84 \r
85 /* \r
86  * The scheduler can only be started from ARM mode, hence the inclusion of this\r
87  * function here.\r
88  */\r
89 void vPortISRStartFirstTask( void );\r
90 /*-----------------------------------------------------------*/\r
91 \r
92 void vPortISRStartFirstTask( void )\r
93 {\r
94         /* Simply start the scheduler.  This is included here as it can only be\r
95         called from ARM mode. */\r
96         portRESTORE_CONTEXT();\r
97 }\r
98 /*-----------------------------------------------------------*/\r
99 \r
100 /*\r
101  * Called by portYIELD() or taskYIELD() to manually force a context switch.\r
102  *\r
103  * When a context switch is performed from the task level the saved task \r
104  * context is made to look as if it occurred from within the tick ISR.  This\r
105  * way the same restore context function can be used when restoring the context\r
106  * saved from the ISR or that saved from a call to vPortYieldProcessor.\r
107  */\r
108 void vPortYieldProcessor( void )\r
109 {\r
110         /* Within an IRQ ISR the link register has an offset from the true return \r
111         address, but an SWI ISR does not.  Add the offset manually so the same \r
112         ISR return code can be used in both cases. */\r
113         asm volatile ( "ADD             LR, LR, #4" );\r
114 \r
115         /* Perform the context switch.  First save the context of the current task. */\r
116         portSAVE_CONTEXT();\r
117 \r
118         /* Find the highest priority task that is ready to run. */\r
119         vTaskSwitchContext();\r
120 \r
121         /* Restore the context of the new task. */\r
122         portRESTORE_CONTEXT();  \r
123 }\r
124 /*-----------------------------------------------------------*/\r
125 \r
126 /* \r
127  * The ISR used for the scheduler tick depends on whether the cooperative or\r
128  * the preemptive scheduler is being used.\r
129  */\r
130 \r
131 #if configUSE_PREEMPTION == 0\r
132 \r
133         /* The cooperative scheduler requires a normal IRQ service routine to \r
134         simply increment the system tick. */\r
135         void vNonPreemptiveTick( void ) __attribute__ ((interrupt ("IRQ")));\r
136         void vNonPreemptiveTick( void )\r
137         {               \r
138                 unsigned portLONG ulDummy;\r
139                 \r
140                 /* Increment the tick count - which may wake some tasks but as the\r
141                 preemptive scheduler is not being used any woken task is not given\r
142                 processor time no matter what its priority. */\r
143                 vTaskIncrementTick();\r
144                 \r
145                 /* Clear the PIT interrupt. */\r
146                 ulDummy = AT91C_BASE_PITC->PITC_PIVR;\r
147                 \r
148                 /* End the interrupt in the AIC. */\r
149                 AT91C_BASE_AIC->AIC_EOICR = ulDummy;\r
150         }\r
151 \r
152 #else\r
153 \r
154         /* The preemptive scheduler is defined as "naked" as the full context is\r
155         saved on entry as part of the context switch. */\r
156         void vPreemptiveTick( void ) __attribute__((naked));\r
157         void vPreemptiveTick( void )\r
158         {\r
159                 /* Save the context of the current task. */\r
160                 portSAVE_CONTEXT();                     \r
161 \r
162                 /* Increment the tick count - this may wake a task. */\r
163                 vTaskIncrementTick();\r
164 \r
165                 /* Find the highest priority task that is ready to run. */\r
166                 vTaskSwitchContext();\r
167                 \r
168                 /* End the interrupt in the AIC. */\r
169                 AT91C_BASE_AIC->AIC_EOICR = AT91C_BASE_PITC->PITC_PIVR;;\r
170                 \r
171                 portRESTORE_CONTEXT();\r
172         }\r
173 \r
174 #endif\r
175 /*-----------------------------------------------------------*/\r
176 \r
177 /*\r
178  * The interrupt management utilities can only be called from ARM mode.  When\r
179  * THUMB_INTERWORK is defined the utilities are defined as functions here to\r
180  * ensure a switch to ARM mode.  When THUMB_INTERWORK is not defined then\r
181  * the utilities are defined as macros in portmacro.h - as per other ports.\r
182  */\r
183 void vPortDisableInterruptsFromThumb( void ) __attribute__ ((naked));\r
184 void vPortEnableInterruptsFromThumb( void ) __attribute__ ((naked));\r
185 \r
186 void vPortDisableInterruptsFromThumb( void )\r
187 {\r
188         asm volatile ( \r
189                 "STMDB  SP!, {R0}               \n\t"   /* Push R0.                                                                     */\r
190                 "MRS    R0, CPSR                \n\t"   /* Get CPSR.                                                            */\r
191                 "ORR    R0, R0, #0xC0   \n\t"   /* Disable IRQ, FIQ.                                            */\r
192                 "MSR    CPSR, R0                \n\t"   /* Write back modified value.                           */\r
193                 "LDMIA  SP!, {R0}               \n\t"   /* Pop R0.                                                                      */\r
194                 "BX             R14" );                                 /* Return back to thumb.                                        */\r
195 }\r
196                 \r
197 void vPortEnableInterruptsFromThumb( void )\r
198 {\r
199         asm volatile ( \r
200                 "STMDB  SP!, {R0}               \n\t"   /* Push R0.                                                                     */      \r
201                 "MRS    R0, CPSR                \n\t"   /* Get CPSR.                                                            */      \r
202                 "BIC    R0, R0, #0xC0   \n\t"   /* Enable IRQ, FIQ.                                                     */      \r
203                 "MSR    CPSR, R0                \n\t"   /* Write back modified value.                           */      \r
204                 "LDMIA  SP!, {R0}               \n\t"   /* Pop R0.                                                                      */\r
205                 "BX             R14" );                                 /* Return back to thumb.                                        */\r
206 }\r
207 \r
208 \r
209 /* The code generated by the GCC compiler uses the stack in different ways at\r
210 different optimisation levels.  The interrupt flags can therefore not always\r
211 be saved to the stack.  Instead the critical section nesting level is stored\r
212 in a variable, which is then saved as part of the stack context. */\r
213 void vPortEnterCritical( void )\r
214 {\r
215         /* Disable interrupts as per portDISABLE_INTERRUPTS();                                                  */\r
216         asm volatile ( \r
217                 "STMDB  SP!, {R0}                       \n\t"   /* Push R0.                                                             */\r
218                 "MRS    R0, CPSR                        \n\t"   /* Get CPSR.                                                    */\r
219                 "ORR    R0, R0, #0xC0           \n\t"   /* Disable IRQ, FIQ.                                    */\r
220                 "MSR    CPSR, R0                        \n\t"   /* Write back modified value.                   */\r
221                 "LDMIA  SP!, {R0}" );                           /* Pop R0.                                                              */\r
222 \r
223         /* Now interrupts are disabled ulCriticalNesting can be accessed \r
224         directly.  Increment ulCriticalNesting to keep a count of how many times\r
225         portENTER_CRITICAL() has been called. */\r
226         ulCriticalNesting++;\r
227 }\r
228 \r
229 void vPortExitCritical( void )\r
230 {\r
231         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
232         {\r
233                 /* Decrement the nesting count as we are leaving a critical section. */\r
234                 ulCriticalNesting--;\r
235 \r
236                 /* If the nesting level has reached zero then interrupts should be\r
237                 re-enabled. */\r
238                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
239                 {\r
240                         /* Enable interrupts as per portEXIT_CRITICAL().                                        */\r
241                         asm volatile ( \r
242                                 "STMDB  SP!, {R0}               \n\t"   /* Push R0.                                             */      \r
243                                 "MRS    R0, CPSR                \n\t"   /* Get CPSR.                                    */      \r
244                                 "BIC    R0, R0, #0xC0   \n\t"   /* Enable IRQ, FIQ.                             */      \r
245                                 "MSR    CPSR, R0                \n\t"   /* Write back modified value.   */      \r
246                                 "LDMIA  SP!, {R0}" );                   /* Pop R0.                                              */\r
247                 }\r
248         }\r
249 }\r
250 \r