git.sur5r.net Git - freertos/blob - Source/portable/IAR/STR71x/port.c

   1 /*\r
   2     FreeRTOS V7.0.1 - Copyright (C) 2011 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /*-----------------------------------------------------------\r
  55  * Implementation of functions defined in portable.h for the ST STR71x ARM7\r
  56  * port.\r
  57  *----------------------------------------------------------*/\r
  58 \r
  59 /* Library includes. */\r
  60 #include "wdg.h"\r
  61 #include "eic.h"\r
  62 \r
  63 /* Standard includes. */\r
  64 #include <stdlib.h>\r
  65 \r
  66 /* Scheduler includes. */\r
  67 #include "FreeRTOS.h"\r
  68 #include "task.h"\r
  69 \r
  70 /* Constants required to setup the initial stack. */\r
  71 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  72 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  73 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  74 \r
  75 /* Constants required to handle critical sections. */\r
  76 #define portNO_CRITICAL_NESTING                 ( ( unsigned long ) 0 )\r
  77 \r
  78 #define portMICROS_PER_SECOND 1000000\r
  79 \r
  80 /*-----------------------------------------------------------*/\r
  81 \r
  82 /* Setup the watchdog to generate the tick interrupts. */\r
  83 static void prvSetupTimerInterrupt( void );\r
  84 \r
  85 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
  86 cannot be initialised to 0 as this will cause interrupts to be enabled\r
  87 during the kernel initialisation process. */\r
  88 unsigned long ulCriticalNesting = ( unsigned long ) 9999;\r
  89 \r
  90 /* Tick interrupt routines for cooperative and preemptive operation\r
  91 respectively.  The preemptive version is not defined as __irq as it is called\r
  92 from an asm wrapper function. */\r
  93 __arm __irq void vPortNonPreemptiveTick( void );\r
  94 void vPortPreemptiveTick( void );\r
  95 \r
  96 /*-----------------------------------------------------------*/\r
  97 \r
  98 /*\r
  99  * Initialise the stack of a task to look exactly as if a call to\r
 100  * portSAVE_CONTEXT had been called.\r
 101  *\r
 102  * See header file for description.\r
 103  */\r
 104 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 105 {\r
 106 portSTACK_TYPE *pxOriginalTOS;\r
 107 \r
 108         pxOriginalTOS = pxTopOfStack;\r
 109 \r
 110         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 111         is not really required. */\r
 112         pxTopOfStack--;\r
 113 \r
 114         /* Setup the initial stack of the task.  The stack is set exactly as\r
 115         expected by the portRESTORE_CONTEXT() macro. */\r
 116 \r
 117         /* First on the stack is the return address - which in this case is the\r
 118         start of the task.  The offset is added to make the return address appear\r
 119         as it would within an IRQ ISR. */\r
 120         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 121         pxTopOfStack--;\r
 122 \r
 123         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 124         pxTopOfStack--; \r
 125         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 126         pxTopOfStack--;\r
 127         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 128         pxTopOfStack--; \r
 129         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 130         pxTopOfStack--; \r
 131         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 132         pxTopOfStack--; \r
 133         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 134         pxTopOfStack--; \r
 135         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 136         pxTopOfStack--; \r
 137         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 138         pxTopOfStack--; \r
 139         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 140         pxTopOfStack--; \r
 141         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 142         pxTopOfStack--; \r
 143         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 144         pxTopOfStack--; \r
 145         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 146         pxTopOfStack--; \r
 147         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 148         pxTopOfStack--; \r
 149         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 150         pxTopOfStack--; \r
 151 \r
 152         /* When the task starts is will expect to find the function parameter in\r
 153         R0. */\r
 154         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 155         pxTopOfStack--;\r
 156 \r
 157         /* The status register is set for system mode, with interrupts enabled. */\r
 158         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 159         \r
 160         if( ( ( unsigned long ) pxCode & 0x01UL ) != 0x00UL )\r
 161         {\r
 162                 /* We want the task to start in thumb mode. */\r
 163                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 164         }               \r
 165         \r
 166         pxTopOfStack--;\r
 167 \r
 168         /* Interrupt flags cannot always be stored on the stack and will\r
 169         instead be stored in a variable, which is then saved as part of the\r
 170         tasks context. */\r
 171         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 172 \r
 173         return pxTopOfStack;    \r
 174 }\r
 175 /*-----------------------------------------------------------*/\r
 176 \r
 177 portBASE_TYPE xPortStartScheduler( void )\r
 178 {\r
 179 extern void vPortStartFirstTask( void );\r
 180 \r
 181         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 182         here already. */\r
 183         prvSetupTimerInterrupt();\r
 184 \r
 185         /* Start the first task. */\r
 186         vPortStartFirstTask();  \r
 187 \r
 188         /* Should not get here! */\r
 189         return 0;\r
 190 }\r
 191 /*-----------------------------------------------------------*/\r
 192 \r
 193 void vPortEndScheduler( void )\r
 194 {\r
 195         /* It is unlikely that the ARM port will require this function as there\r
 196         is nothing to return to.  */\r
 197 }\r
 198 /*-----------------------------------------------------------*/\r
 199 \r
 200 /* The cooperative scheduler requires a normal IRQ service routine to\r
 201 simply increment the system tick. */\r
 202 __arm __irq void vPortNonPreemptiveTick( void )\r
 203 {\r
 204         /* Increment the tick count - which may wake some tasks but as the\r
 205         preemptive scheduler is not being used any woken task is not given\r
 206         processor time no matter what its priority. */\r
 207         vTaskIncrementTick();\r
 208 \r
 209         /* Clear the interrupt in the watchdog and EIC. */\r
 210         WDG->SR = 0x0000;\r
 211         portCLEAR_EIC();                \r
 212 }\r
 213 /*-----------------------------------------------------------*/\r
 214 \r
 215 /* This function is called from an asm wrapper, so does not require the __irq\r
 216 keyword. */\r
 217 void vPortPreemptiveTick( void )\r
 218 {\r
 219         /* Increment the tick counter. */\r
 220         vTaskIncrementTick();\r
 221 \r
 222         /* The new tick value might unblock a task.  Ensure the highest task that\r
 223         is ready to execute is the task that will execute when the tick ISR\r
 224         exits. */\r
 225         vTaskSwitchContext();\r
 226 \r
 227         /* Clear the interrupt in the watchdog and EIC. */\r
 228         WDG->SR = 0x0000;\r
 229         portCLEAR_EIC();                        \r
 230 }\r
 231 /*-----------------------------------------------------------*/\r
 232 \r
 233 static void prvSetupTimerInterrupt( void )\r
 234 {\r
 235         /* Set the watchdog up to generate a periodic tick. */\r
 236         WDG_ECITConfig( DISABLE );\r
 237         WDG_CntOnOffConfig( DISABLE );\r
 238         WDG_PeriodValueConfig( portMICROS_PER_SECOND / configTICK_RATE_HZ );\r
 239 \r
 240         /* Setup the tick interrupt in the EIC. */\r
 241         EIC_IRQChannelPriorityConfig( WDG_IRQChannel, 1 );\r
 242         EIC_IRQChannelConfig( WDG_IRQChannel, ENABLE );\r
 243         EIC_IRQConfig( ENABLE );\r
 244         WDG_ECITConfig( ENABLE );\r
 245 \r
 246         /* Start the timer - interrupts are actually disabled at this point so\r
 247         it is safe to do this here. */\r
 248         WDG_CntOnOffConfig( ENABLE );\r
 249 }\r
 250 /*-----------------------------------------------------------*/\r
 251 \r
 252 __arm __interwork void vPortEnterCritical( void )\r
 253 {\r
 254         /* Disable interrupts first! */\r
 255         __disable_interrupt();\r
 256 \r
 257         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 258         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 259         portENTER_CRITICAL() has been called. */\r
 260         ulCriticalNesting++;\r
 261 }\r
 262 /*-----------------------------------------------------------*/\r
 263 \r
 264 __arm __interwork void vPortExitCritical( void )\r
 265 {\r
 266         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 267         {\r
 268                 /* Decrement the nesting count as we are leaving a critical section. */\r
 269                 ulCriticalNesting--;\r
 270 \r
 271                 /* If the nesting level has reached zero then interrupts should be\r
 272                 re-enabled. */\r
 273                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 274                 {\r
 275                         __enable_interrupt();\r
 276                 }\r
 277         }\r
 278 }\r
 279 /*-----------------------------------------------------------*/\r
 280 \r
 281 \r
 282 \r
 283 \r
 284 \r
 285 \r