git.sur5r.net Git - freertos/blob - Source/portable/IAR/STR75x/port.c

   1 /*\r
   2     FreeRTOS V7.0.1 - Copyright (C) 2011 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /*-----------------------------------------------------------\r
  55  * Implementation of functions defined in portable.h for the ST STR75x ARM7\r
  56  * port.\r
  57  *----------------------------------------------------------*/\r
  58 \r
  59 /* Library includes. */\r
  60 #include "75x_tb.h"\r
  61 #include "75x_eic.h"\r
  62 \r
  63 /* Scheduler includes. */\r
  64 #include "FreeRTOS.h"\r
  65 #include "task.h"\r
  66 \r
  67 /* Constants required to setup the initial stack. */\r
  68 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x3f ) /* System mode, THUMB mode, interrupts enabled. */\r
  69 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  70 \r
  71 /* Constants required to handle critical sections. */\r
  72 #define portNO_CRITICAL_NESTING                 ( ( unsigned long ) 0 )\r
  73 \r
  74 /* Prescale used on the timer clock when calculating the tick period. */\r
  75 #define portPRESCALE 20\r
  76 \r
  77 \r
  78 /*-----------------------------------------------------------*/\r
  79 \r
  80 /* Setup the TB to generate the tick interrupts. */\r
  81 static void prvSetupTimerInterrupt( void );\r
  82 \r
  83 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
  84 cannot be initialised to 0 as this will cause interrupts to be enabled\r
  85 during the kernel initialisation process. */\r
  86 unsigned long ulCriticalNesting = ( unsigned long ) 9999;\r
  87 \r
  88 /* Tick interrupt routines for preemptive operation. */\r
  89 __arm void vPortPreemptiveTick( void );\r
  90 \r
  91 /*-----------------------------------------------------------*/\r
  92 \r
  93 /*\r
  94  * Initialise the stack of a task to look exactly as if a call to\r
  95  * portSAVE_CONTEXT had been called.\r
  96  *\r
  97  * See header file for description.\r
  98  */\r
  99 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 100 {\r
 101 portSTACK_TYPE *pxOriginalTOS;\r
 102 \r
 103         pxOriginalTOS = pxTopOfStack;\r
 104 \r
 105         /* Setup the initial stack of the task.  The stack is set exactly as\r
 106         expected by the portRESTORE_CONTEXT() macro. */\r
 107 \r
 108         /* First on the stack is the return address - which in this case is the\r
 109         start of the task.  The offset is added to make the return address appear\r
 110         as it would within an IRQ ISR. */\r
 111         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 112         pxTopOfStack--;\r
 113 \r
 114         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 115         pxTopOfStack--; \r
 116         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 117         pxTopOfStack--;\r
 118         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 119         pxTopOfStack--; \r
 120         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 121         pxTopOfStack--; \r
 122         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 123         pxTopOfStack--; \r
 124         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 125         pxTopOfStack--; \r
 126         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 127         pxTopOfStack--; \r
 128         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 129         pxTopOfStack--; \r
 130         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 131         pxTopOfStack--; \r
 132         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 133         pxTopOfStack--; \r
 134         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 135         pxTopOfStack--; \r
 136         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 137         pxTopOfStack--; \r
 138         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 139         pxTopOfStack--; \r
 140         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 141         pxTopOfStack--; \r
 142 \r
 143         /* When the task starts is will expect to find the function parameter in\r
 144         R0. */\r
 145         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 146         pxTopOfStack--;\r
 147 \r
 148         /* The status register is set for system mode, with interrupts enabled. */\r
 149         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 150         pxTopOfStack--;\r
 151 \r
 152         /* Interrupt flags cannot always be stored on the stack and will\r
 153         instead be stored in a variable, which is then saved as part of the\r
 154         tasks context. */\r
 155         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 156 \r
 157         return pxTopOfStack;    \r
 158 }\r
 159 /*-----------------------------------------------------------*/\r
 160 \r
 161 portBASE_TYPE xPortStartScheduler( void )\r
 162 {\r
 163 extern void vPortStartFirstTask( void );\r
 164 \r
 165         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 166         here already. */\r
 167         prvSetupTimerInterrupt();\r
 168 \r
 169         /* Start the first task. */\r
 170         vPortStartFirstTask();  \r
 171 \r
 172         /* Should not get here! */\r
 173         return 0;\r
 174 }\r
 175 /*-----------------------------------------------------------*/\r
 176 \r
 177 void vPortEndScheduler( void )\r
 178 {\r
 179         /* It is unlikely that the ARM port will require this function as there\r
 180         is nothing to return to.  */\r
 181 }\r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 __arm void vPortPreemptiveTick( void )\r
 185 {\r
 186         /* Increment the tick counter. */\r
 187         vTaskIncrementTick();\r
 188 \r
 189         /* The new tick value might unblock a task.  Ensure the highest task that\r
 190         is ready to execute is the task that will execute when the tick ISR\r
 191         exits. */\r
 192         #if configUSE_PREEMPTION == 1\r
 193                 vTaskSwitchContext();\r
 194         #endif\r
 195 \r
 196         TB_ClearITPendingBit( TB_IT_Update );\r
 197 }\r
 198 /*-----------------------------------------------------------*/\r
 199 \r
 200 static void prvSetupTimerInterrupt( void )\r
 201 {\r
 202 EIC_IRQInitTypeDef  EIC_IRQInitStructure;       \r
 203 TB_InitTypeDef      TB_InitStructure;\r
 204 \r
 205         /* Setup the EIC for the TB. */\r
 206         EIC_IRQInitStructure.EIC_IRQChannelCmd = ENABLE;\r
 207         EIC_IRQInitStructure.EIC_IRQChannel = TB_IRQChannel;\r
 208         EIC_IRQInitStructure.EIC_IRQChannelPriority = 1;\r
 209         EIC_IRQInit(&EIC_IRQInitStructure);\r
 210         \r
 211         /* Setup the TB for the generation of the tick interrupt. */\r
 212         TB_InitStructure.TB_Mode = TB_Mode_Timing;\r
 213         TB_InitStructure.TB_CounterMode = TB_CounterMode_Down;\r
 214         TB_InitStructure.TB_Prescaler = portPRESCALE - 1;\r
 215         TB_InitStructure.TB_AutoReload = ( ( configCPU_CLOCK_HZ / portPRESCALE ) / configTICK_RATE_HZ );\r
 216         TB_Init(&TB_InitStructure);\r
 217         \r
 218         /* Enable TB Update interrupt */\r
 219         TB_ITConfig(TB_IT_Update, ENABLE);\r
 220 \r
 221         /* Clear TB Update interrupt pending bit */\r
 222         TB_ClearITPendingBit(TB_IT_Update);\r
 223 \r
 224         /* Enable TB */\r
 225         TB_Cmd(ENABLE);\r
 226 }\r
 227 /*-----------------------------------------------------------*/\r
 228 \r
 229 __arm __interwork void vPortEnterCritical( void )\r
 230 {\r
 231         /* Disable interrupts first! */\r
 232         __disable_interrupt();\r
 233 \r
 234         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 235         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 236         portENTER_CRITICAL() has been called. */\r
 237         ulCriticalNesting++;\r
 238 }\r
 239 /*-----------------------------------------------------------*/\r
 240 \r
 241 __arm __interwork void vPortExitCritical( void )\r
 242 {\r
 243         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 244         {\r
 245                 /* Decrement the nesting count as we are leaving a critical section. */\r
 246                 ulCriticalNesting--;\r
 247 \r
 248                 /* If the nesting level has reached zero then interrupts should be\r
 249                 re-enabled. */\r
 250                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 251                 {\r
 252                         __enable_interrupt();\r
 253                 }\r
 254         }\r
 255 }\r
 256 /*-----------------------------------------------------------*/\r
 257 \r
 258 \r
 259 \r
 260 \r
 261 \r
 262 \r