git.sur5r.net Git - freertos/blob - Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2         FreeRTOS.org V4.5.0 - Copyright (C) 2003-2007 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         See http://www.FreeRTOS.org for documentation, latest information, license \r
  28         and contact details.  Please ensure to read the configuration and relevant \r
  29         port sections of the online documentation.\r
  30 \r
  31         Also see http://www.SafeRTOS.com for an IEC 61508 compliant version along\r
  32         with commercial development and support options.\r
  33         ***************************************************************************\r
  34 */\r
  35 \r
  36 /*\r
  37         Changes between V4.0.0 and V4.0.1\r
  38 \r
  39         + Reduced the code used to setup the initial stack frame.\r
  40         + The kernel no longer has to install or handle the fault interrupt.\r
  41 */\r
  42 \r
  43 /*-----------------------------------------------------------\r
  44  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  45  *----------------------------------------------------------*/\r
  46 \r
  47 /* Scheduler includes. */\r
  48 #include "FreeRTOS.h"\r
  49 #include "task.h"\r
  50 \r
  51 /* Constants required to manipulate the NVIC. */\r
  52 #define portNVIC_SYSTICK_CTRL           ( ( volatile unsigned portLONG *) 0xe000e010 )\r
  53 #define portNVIC_SYSTICK_LOAD           ( ( volatile unsigned portLONG *) 0xe000e014 )\r
  54 #define portNVIC_INT_CTRL                       ( ( volatile unsigned portLONG *) 0xe000ed04 )\r
  55 #define portNVIC_SYSPRI2                        ( ( volatile unsigned portLONG *) 0xe000ed20 )\r
  56 #define portNVIC_SYSPRI1                        ( ( volatile unsigned portLONG *) 0xe000ed1c )\r
  57 #define portNVIC_HARD_FAULT_STATUS      0xe000ed2c\r
  58 #define portNVIC_FORCED_FAULT_BIT       0x40000000\r
  59 #define portNVIC_SYSTICK_CLK            0x00000004\r
  60 #define portNVIC_SYSTICK_INT            0x00000002\r
  61 #define portNVIC_SYSTICK_ENABLE         0x00000001\r
  62 #define portNVIC_PENDSVSET                      0x10000000\r
  63 #define portNVIC_PENDSV_PRI                     0x00ff0000\r
  64 #define portNVIC_SVCALL_PRI                     0xff000000\r
  65 #define portNVIC_SYSTICK_PRI            0xff000000\r
  66 \r
  67 /* Constants required to set up the initial stack. */\r
  68 #define portINITIAL_XPSR                        ( 0x01000000 )\r
  69 \r
  70 /* Each task maintains its own interrupt status in the critical nesting\r
  71 variable. */\r
  72 unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
  73 \r
  74 /* Constant hardware definitions to assist asm code. */\r
  75 const unsigned long ulHardFaultStatus = portNVIC_HARD_FAULT_STATUS;\r
  76 const unsigned long ulNVICIntCtrl = ( unsigned long ) 0xe000ed04;\r
  77 const unsigned long ulForceFaultBit = portNVIC_FORCED_FAULT_BIT;\r
  78 const unsigned long ulPendSVBit = portNVIC_PENDSVSET;\r
  79 \r
  80 /* \r
  81  * Setup the timer to generate the tick interrupts.\r
  82  */\r
  83 static void prvSetupTimerInterrupt( void );\r
  84 \r
  85 /*\r
  86  * Set the MSP/PSP to a known value.\r
  87  */\r
  88 void prvSetMSP( unsigned long ulValue );\r
  89 void prvSetPSP( unsigned long ulValue );\r
  90 \r
  91 /*-----------------------------------------------------------*/\r
  92 \r
  93 /* \r
  94  * See header file for description. \r
  95  */\r
  96 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
  97 {\r
  98         /* Simulate the stack frame as it would be created by a context switch\r
  99         interrupt. */\r
 100         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 101         pxTopOfStack--;\r
 102         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 103         pxTopOfStack--;\r
 104         *pxTopOfStack = 0xfffffffd;     /* LR */\r
 105         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 106         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 107         pxTopOfStack -= 9;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 108         *pxTopOfStack = 0x00000000; /* uxCriticalNesting. */\r
 109 \r
 110         return pxTopOfStack;\r
 111 }\r
 112 /*-----------------------------------------------------------*/\r
 113 \r
 114 __asm void prvSetPSP( unsigned long ulValue )\r
 115 {\r
 116         PRESERVE8\r
 117         msr psp, r0\r
 118         bx lr;\r
 119 }\r
 120 /*-----------------------------------------------------------*/\r
 121 \r
 122 __asm void prvSetMSP( unsigned long ulValue )\r
 123 {\r
 124         PRESERVE8\r
 125         msr msp, r0\r
 126         bx lr;\r
 127 }\r
 128 /*-----------------------------------------------------------*/\r
 129 \r
 130 /* \r
 131  * See header file for description. \r
 132  */\r
 133 portBASE_TYPE xPortStartScheduler( void )\r
 134 {\r
 135         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 136         here already. */\r
 137         prvSetupTimerInterrupt();\r
 138 \r
 139         /* Make PendSV, CallSV and SysTick the lowest priority interrupts. */\r
 140         *(portNVIC_SYSPRI2) |= portNVIC_PENDSV_PRI;\r
 141         *(portNVIC_SYSPRI2) |= portNVIC_SYSTICK_PRI;\r
 142         *(portNVIC_SYSPRI1) |= portNVIC_SVCALL_PRI;\r
 143 \r
 144         /* Start the first task. */\r
 145         prvSetPSP( 0 );\r
 146         prvSetMSP( *((unsigned portLONG *) 0 ) );\r
 147         *(portNVIC_INT_CTRL) |= portNVIC_PENDSVSET;\r
 148 \r
 149         /* Enable interrupts */\r
 150         portENABLE_INTERRUPTS();\r
 151 \r
 152         /* Should not get here! */\r
 153         return 0;\r
 154 }\r
 155 /*-----------------------------------------------------------*/\r
 156 \r
 157 void vPortEndScheduler( void )\r
 158 {\r
 159         /* It is unlikely that the CM3 port will require this function as there\r
 160         is nothing to return to.  */\r
 161 }\r
 162 /*-----------------------------------------------------------*/\r
 163 \r
 164 void vPortYieldFromISR( void )\r
 165 {\r
 166         /* Set a PendSV to request a context switch. */\r
 167         *(portNVIC_INT_CTRL) |= portNVIC_PENDSVSET;     \r
 168         portENABLE_INTERRUPTS();\r
 169 }\r
 170 /*-----------------------------------------------------------*/\r
 171 \r
 172 __asm void vPortDisableInterrupts( void )\r
 173 {\r
 174         PRESERVE8\r
 175         cpsid i;\r
 176         bx lr;\r
 177 }\r
 178 /*-----------------------------------------------------------*/\r
 179 \r
 180 __asm void vPortEnableInterrupts( void )\r
 181 {\r
 182         PRESERVE8\r
 183         cpsie i;\r
 184         bx lr;\r
 185 }\r
 186 /*-----------------------------------------------------------*/\r
 187 \r
 188 void vPortEnterCritical( void )\r
 189 {\r
 190         vPortDisableInterrupts();\r
 191         uxCriticalNesting++;\r
 192 }\r
 193 /*-----------------------------------------------------------*/\r
 194 \r
 195 void vPortExitCritical( void )\r
 196 {\r
 197         uxCriticalNesting--;\r
 198         if( uxCriticalNesting == 0 )\r
 199         {\r
 200                 vPortEnableInterrupts();\r
 201         }\r
 202 }\r
 203 /*-----------------------------------------------------------*/\r
 204 \r
 205 __asm void xPortPendSVHandler( void )\r
 206 {\r
 207         extern uxCriticalNesting;\r
 208         extern pxCurrentTCB;\r
 209         extern vTaskSwitchContext;\r
 210 \r
 211         PRESERVE8\r
 212 \r
 213         /* Start first task if the stack has not yet been setup. */\r
 214         mrs r0, psp                                             \r
 215         cbz r0, no_save                                 \r
 216 \r
 217         /* Save the context into the TCB. */\r
 218         stmdb r0!, {r4-r11}                             \r
 219         sub r0, r0, #0x04                                       \r
 220         ldr r1, =uxCriticalNesting\r
 221         ldr r2, =pxCurrentTCB           \r
 222         ldr r1, [r1]                                    \r
 223         ldr r2, [r2]                                    \r
 224         str r1, [r0]                                    \r
 225         str r0, [r2]                                    \r
 226 \r
 227 no_save;\r
 228         \r
 229         /* Find the task to execute. */\r
 230         push {r14}\r
 231         cpsid i\r
 232         bl vTaskSwitchContext\r
 233         cpsie i\r
 234         pop {r14}       \r
 235 \r
 236         /* Restore the context. */\r
 237         ldr r1, =pxCurrentTCB\r
 238         ldr r1, [r1];\r
 239         ldr r0, [r1];\r
 240         ldmia r0!, {r1, r4-r11}\r
 241         ldr r2, =uxCriticalNesting\r
 242         str r1, [r2]\r
 243         ldr r2, [r2]\r
 244         msr psp, r0\r
 245         orr r14, #0xd\r
 246 \r
 247         /* Exit with interrupts in the state required by the task. */\r
 248         cbnz r2, sv_disable_interrupts\r
 249         \r
 250         bx r14\r
 251 \r
 252 sv_disable_interrupts;\r
 253         cpsid i\r
 254         bx r14\r
 255 }\r
 256 /*-----------------------------------------------------------*/\r
 257 \r
 258 __asm void xPortSysTickHandler( void )\r
 259 {\r
 260         extern vTaskIncrementTick\r
 261         PRESERVE8\r
 262 \r
 263         /* Call the scheduler tick function. */\r
 264         push {r14}\r
 265         cpsid i\r
 266         bl vTaskIncrementTick\r
 267         cpsie i\r
 268         pop {r14}       \r
 269 \r
 270         /* If using preemption, also force a context switch. */\r
 271         #if configUSE_PREEMPTION == 1\r
 272         extern vPortYieldFromISR\r
 273                 push {r14}\r
 274                 bl vPortYieldFromISR\r
 275                 pop {r14}\r
 276         #endif\r
 277 \r
 278         /* Exit with interrupts in the correct state. */\r
 279         ldr r2, =uxCriticalNesting\r
 280         ldr r2, [r2]\r
 281         cbnz r2, tick_disable_interrupts\r
 282 \r
 283         bx r14\r
 284 \r
 285 tick_disable_interrupts;\r
 286         cpsid i\r
 287         bx r14\r
 288 }\r
 289 /*-----------------------------------------------------------*/\r
 290 \r
 291 /*\r
 292  * Setup the systick timer to generate the tick interrupts at the required\r
 293  * frequency.\r
 294  */\r
 295 void prvSetupTimerInterrupt( void )\r
 296 {\r
 297         /* Configure SysTick to interrupt at the requested rate. */\r
 298         *(portNVIC_SYSTICK_LOAD) = configCPU_CLOCK_HZ / configTICK_RATE_HZ;\r
 299         *(portNVIC_SYSTICK_CTRL) = portNVIC_SYSTICK_CLK | portNVIC_SYSTICK_INT | portNVIC_SYSTICK_ENABLE;\r
 300 }\r
 301 \r
 302 \r