git.sur5r.net Git - u-boot/blob - arch/mips/Kconfig

   1 menu "MIPS architecture"
   2         depends on MIPS
   3
   4 config SYS_ARCH
   5         default "mips"
   6
   7 config SYS_CPU
   8         default "mips32" if CPU_MIPS32
   9         default "mips64" if CPU_MIPS64
  10
  11 choice
  12         prompt "Target select"
  13         optional
  14
  15 config TARGET_QEMU_MIPS
  16         bool "Support qemu-mips"
  17         select SUPPORTS_BIG_ENDIAN
  18         select SUPPORTS_LITTLE_ENDIAN
  19         select SUPPORTS_CPU_MIPS32_R1
  20         select SUPPORTS_CPU_MIPS32_R2
  21         select SUPPORTS_CPU_MIPS64_R1
  22         select SUPPORTS_CPU_MIPS64_R2
  23
  24 config TARGET_MALTA
  25         bool "Support malta"
  26         select DYNAMIC_IO_PORT_BASE
  27         select SUPPORTS_BIG_ENDIAN
  28         select SUPPORTS_LITTLE_ENDIAN
  29         select SUPPORTS_CPU_MIPS32_R1
  30         select SUPPORTS_CPU_MIPS32_R2
  31         select SWAP_IO_SPACE
  32         select MIPS_L1_CACHE_SHIFT_6
  33
  34 config TARGET_VCT
  35         bool "Support vct"
  36         select SUPPORTS_BIG_ENDIAN
  37         select SUPPORTS_CPU_MIPS32_R1
  38         select SUPPORTS_CPU_MIPS32_R2
  39         select SYS_MIPS_CACHE_INIT_RAM_LOAD
  40
  41 config TARGET_DBAU1X00
  42         bool "Support dbau1x00"
  43         select SUPPORTS_BIG_ENDIAN
  44         select SUPPORTS_LITTLE_ENDIAN
  45         select SUPPORTS_CPU_MIPS32_R1
  46         select SUPPORTS_CPU_MIPS32_R2
  47         select SYS_MIPS_CACHE_INIT_RAM_LOAD
  48         select MIPS_TUNE_4KC
  49
  50 config TARGET_PB1X00
  51         bool "Support pb1x00"
  52         select SUPPORTS_LITTLE_ENDIAN
  53         select SUPPORTS_CPU_MIPS32_R1
  54         select SUPPORTS_CPU_MIPS32_R2
  55         select SYS_MIPS_CACHE_INIT_RAM_LOAD
  56         select MIPS_TUNE_4KC
  57
  58 config ARCH_ATH79
  59         bool "Support QCA/Atheros ath79"
  60         select OF_CONTROL
  61         select DM
  62
  63 config MACH_PIC32
  64         bool "Support Microchip PIC32"
  65         select OF_CONTROL
  66         select DM
  67
  68 endchoice
  69
  70 source "board/dbau1x00/Kconfig"
  71 source "board/imgtec/malta/Kconfig"
  72 source "board/micronas/vct/Kconfig"
  73 source "board/pb1x00/Kconfig"
  74 source "board/qemu-mips/Kconfig"
  75 source "arch/mips/mach-ath79/Kconfig"
  76 source "arch/mips/mach-pic32/Kconfig"
  77
  78 if MIPS
  79
  80 choice
  81         prompt "Endianness selection"
  82         help
  83           Some MIPS boards can be configured for either little or big endian
  84           byte order. These modes require different U-Boot images. In general there
  85           is one preferred byteorder for a particular system but some systems are
  86           just as commonly used in the one or the other endianness.
  87
  88 config SYS_BIG_ENDIAN
  89         bool "Big endian"
  90         depends on SUPPORTS_BIG_ENDIAN
  91
  92 config SYS_LITTLE_ENDIAN
  93         bool "Little endian"
  94         depends on SUPPORTS_LITTLE_ENDIAN
  95
  96 endchoice
  97
  98 choice
  99         prompt "CPU selection"
 100         default CPU_MIPS32_R2
 101
 102 config CPU_MIPS32_R1
 103         bool "MIPS32 Release 1"
 104         depends on SUPPORTS_CPU_MIPS32_R1
 105         select 32BIT
 106         help
 107           Choose this option to build an U-Boot for release 1 through 5 of the
 108           MIPS32 architecture.
 109
 110 config CPU_MIPS32_R2
 111         bool "MIPS32 Release 2"
 112         depends on SUPPORTS_CPU_MIPS32_R2
 113         select 32BIT
 114         help
 115           Choose this option to build an U-Boot for release 2 through 5 of the
 116           MIPS32 architecture.
 117
 118 config CPU_MIPS32_R6
 119         bool "MIPS32 Release 6"
 120         depends on SUPPORTS_CPU_MIPS32_R6
 121         select 32BIT
 122         help
 123           Choose this option to build an U-Boot for release 6 or later of the
 124           MIPS32 architecture.
 125
 126 config CPU_MIPS64_R1
 127         bool "MIPS64 Release 1"
 128         depends on SUPPORTS_CPU_MIPS64_R1
 129         select 64BIT
 130         help
 131           Choose this option to build a kernel for release 1 through 5 of the
 132           MIPS64 architecture.
 133
 134 config CPU_MIPS64_R2
 135         bool "MIPS64 Release 2"
 136         depends on SUPPORTS_CPU_MIPS64_R2
 137         select 64BIT
 138         help
 139           Choose this option to build a kernel for release 2 through 5 of the
 140           MIPS64 architecture.
 141
 142 config CPU_MIPS64_R6
 143         bool "MIPS64 Release 6"
 144         depends on SUPPORTS_CPU_MIPS64_R6
 145         select 64BIT
 146         help
 147           Choose this option to build a kernel for release 6 or later of the
 148           MIPS64 architecture.
 149
 150 endchoice
 151
 152 menu "OS boot interface"
 153
 154 config MIPS_BOOT_CMDLINE_LEGACY
 155         bool "Hand over legacy command line to Linux kernel"
 156         default y
 157         help
 158           Enable this option if you want U-Boot to hand over the Yamon-style
 159           command line to the kernel. All bootargs will be prepared as argc/argv
 160           compatible list. The argument count (argc) is stored in register $a0.
 161           The address of the argument list (argv) is stored in register $a1.
 162
 163 config MIPS_BOOT_ENV_LEGACY
 164         bool "Hand over legacy environment to Linux kernel"
 165         default y
 166         help
 167           Enable this option if you want U-Boot to hand over the Yamon-style
 168           environment to the kernel. Information like memory size, initrd
 169           address and size will be prepared as zero-terminated key/value list.
 170           The address of the environment is stored in register $a2.
 171
 172 config MIPS_BOOT_FDT
 173         bool "Hand over a flattened device tree to Linux kernel"
 174         default n
 175         help
 176           Enable this option if you want U-Boot to hand over a flattened
 177           device tree to the kernel. According to UHI register $a0 will be set
 178           to -2 and the FDT address is stored in $a1.
 179
 180 endmenu
 181
 182 config SUPPORTS_BIG_ENDIAN
 183         bool
 184
 185 config SUPPORTS_LITTLE_ENDIAN
 186         bool
 187
 188 config SUPPORTS_CPU_MIPS32_R1
 189         bool
 190
 191 config SUPPORTS_CPU_MIPS32_R2
 192         bool
 193
 194 config SUPPORTS_CPU_MIPS32_R6
 195         bool
 196
 197 config SUPPORTS_CPU_MIPS64_R1
 198         bool
 199
 200 config SUPPORTS_CPU_MIPS64_R2
 201         bool
 202
 203 config SUPPORTS_CPU_MIPS64_R6
 204         bool
 205
 206 config CPU_MIPS32
 207         bool
 208         default y if CPU_MIPS32_R1 || CPU_MIPS32_R2 || CPU_MIPS32_R6
 209
 210 config CPU_MIPS64
 211         bool
 212         default y if CPU_MIPS64_R1 || CPU_MIPS64_R2 || CPU_MIPS64_R6
 213
 214 config MIPS_TUNE_4KC
 215         bool
 216
 217 config MIPS_TUNE_14KC
 218         bool
 219
 220 config MIPS_TUNE_24KC
 221         bool
 222
 223 config MIPS_TUNE_74KC
 224         bool
 225
 226 config 32BIT
 227         bool
 228
 229 config 64BIT
 230         bool
 231
 232 config SWAP_IO_SPACE
 233         bool
 234
 235 config SYS_MIPS_CACHE_INIT_RAM_LOAD
 236         bool
 237
 238 config MIPS_L1_CACHE_SHIFT_4
 239         bool
 240
 241 config MIPS_L1_CACHE_SHIFT_5
 242         bool
 243
 244 config MIPS_L1_CACHE_SHIFT_6
 245         bool
 246
 247 config MIPS_L1_CACHE_SHIFT_7
 248         bool
 249
 250 config MIPS_L1_CACHE_SHIFT
 251         int
 252         default "7" if MIPS_L1_CACHE_SHIFT_7
 253         default "6" if MIPS_L1_CACHE_SHIFT_6
 254         default "5" if MIPS_L1_CACHE_SHIFT_5
 255         default "4" if MIPS_L1_CACHE_SHIFT_4
 256         default "5"
 257
 258 config DYNAMIC_IO_PORT_BASE
 259         bool
 260
 261 endif
 262
 263 endmenu