2 * Copyright (C) 2013 Gateworks Corporation
4 * Author: Tim Harvey <tharvey@gateworks.com>
6 * SPDX-License-Identifier: GPL-2.0+
9 #include <asm/arch/clock.h>
10 #include <asm/arch/mx6-pins.h>
11 #include <asm/arch/sys_proto.h>
13 #include <asm/imx-common/mxc_i2c.h>
14 #include <fsl_esdhc.h>
16 #include <power/pmic.h>
17 #include <power/ltc3676_pmic.h>
18 #include <power/pfuze100_pmic.h>
22 /* UART1: Function varies per baseboard */
23 static iomux_v3_cfg_t const uart1_pads[] = {
24 IOMUX_PADS(PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
25 IOMUX_PADS(PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
28 /* UART2: Serial Console */
29 static iomux_v3_cfg_t const uart2_pads[] = {
30 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
31 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
34 void setup_iomux_uart(void)
36 SETUP_IOMUX_PADS(uart1_pads);
37 SETUP_IOMUX_PADS(uart2_pads);
41 static iomux_v3_cfg_t const usdhc3_pads[] = {
42 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
43 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
44 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
45 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
46 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
47 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
48 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
52 static struct i2c_pads_info mx6q_i2c_pad_info0 = {
54 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
55 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
56 .gp = IMX_GPIO_NR(3, 21)
59 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
60 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
61 .gp = IMX_GPIO_NR(3, 28)
64 static struct i2c_pads_info mx6dl_i2c_pad_info0 = {
66 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
67 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
68 .gp = IMX_GPIO_NR(3, 21)
71 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
72 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
73 .gp = IMX_GPIO_NR(3, 28)
77 /* I2C2: PMIC/PCIe Switch/PCIe Clock/Mezz */
78 static struct i2c_pads_info mx6q_i2c_pad_info1 = {
80 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
81 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
82 .gp = IMX_GPIO_NR(4, 12)
85 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
86 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
87 .gp = IMX_GPIO_NR(4, 13)
90 static struct i2c_pads_info mx6dl_i2c_pad_info1 = {
92 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
93 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
94 .gp = IMX_GPIO_NR(4, 12)
97 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
98 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
99 .gp = IMX_GPIO_NR(4, 13)
103 /* I2C3: Misc/Expansion */
104 static struct i2c_pads_info mx6q_i2c_pad_info2 = {
106 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
107 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
108 .gp = IMX_GPIO_NR(1, 3)
111 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
112 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
113 .gp = IMX_GPIO_NR(1, 6)
116 static struct i2c_pads_info mx6dl_i2c_pad_info2 = {
118 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
119 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
120 .gp = IMX_GPIO_NR(1, 3)
123 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
124 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
125 .gp = IMX_GPIO_NR(1, 6)
129 void setup_ventana_i2c(void)
131 if (is_cpu_type(MXC_CPU_MX6Q)) {
132 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info0);
133 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info1);
134 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info2);
136 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info0);
137 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info1);
138 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info2);
143 * Baseboard specific GPIO
147 static iomux_v3_cfg_t const gwproto_gpio_pads[] = {
149 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
151 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
153 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
155 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
157 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
159 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
161 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
163 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
165 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
167 IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20 | DIO_PAD_CFG),
169 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
172 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
174 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
176 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
178 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
180 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
183 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
185 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
187 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
189 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
192 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
194 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
196 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
198 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
200 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
202 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
204 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
206 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
208 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
210 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
212 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
214 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
216 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
218 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
219 /* PCI_RST# (GW522x) */
220 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
222 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
224 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
227 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
229 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
231 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
233 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
235 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
237 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
239 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
241 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
243 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
245 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
247 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
249 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
251 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
253 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
255 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
257 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
259 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
262 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
264 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
266 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
268 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
270 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
272 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
274 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
276 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
278 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
280 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
282 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
284 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
286 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
288 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
290 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
292 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
294 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
296 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
299 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
301 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
303 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
305 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
307 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
310 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
312 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
314 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
316 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
318 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
320 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
322 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
324 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
326 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
327 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
328 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
329 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
330 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
331 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
333 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
335 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
337 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
340 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
342 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
344 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
346 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
348 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
350 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
352 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
356 struct dio_cfg gw51xx_dio[] = {
358 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
364 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
366 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
370 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
372 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
376 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
378 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
383 struct dio_cfg gw52xx_dio[] = {
385 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
391 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
393 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
397 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
399 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
403 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
410 struct dio_cfg gw53xx_dio[] = {
412 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
418 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
420 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
424 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
426 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
430 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
437 struct dio_cfg gw54xx_dio[] = {
439 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
441 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
445 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
447 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
451 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
453 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
457 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
459 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
464 struct dio_cfg gw551x_dio[] = {
466 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
468 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
472 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
474 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
479 struct dio_cfg gw552x_dio[] = {
481 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
487 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
489 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
493 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
495 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
499 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
505 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
511 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
517 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
523 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
529 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
535 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
542 struct dio_cfg gw553x_dio[] = {
544 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
550 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
552 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
556 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
558 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
562 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
564 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
570 * Board Specific GPIO
572 struct ventana gpio_cfg[GW_UNKNOWN] = {
575 .gpio_pads = gw54xx_gpio_pads,
576 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
577 .dio_cfg = gw54xx_dio,
578 .dio_num = ARRAY_SIZE(gw54xx_dio),
584 .pcie_rst = IMX_GPIO_NR(1, 29),
585 .mezz_pwren = IMX_GPIO_NR(4, 7),
586 .mezz_irq = IMX_GPIO_NR(4, 9),
587 .rs485en = IMX_GPIO_NR(3, 24),
588 .dioi2c_en = IMX_GPIO_NR(4, 5),
589 .pcie_sson = IMX_GPIO_NR(1, 20),
590 .otgpwr_en = IMX_GPIO_NR(3, 22),
595 .gpio_pads = gw51xx_gpio_pads,
596 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
597 .dio_cfg = gw51xx_dio,
598 .dio_num = ARRAY_SIZE(gw51xx_dio),
603 .pcie_rst = IMX_GPIO_NR(1, 0),
604 .mezz_pwren = IMX_GPIO_NR(2, 19),
605 .mezz_irq = IMX_GPIO_NR(2, 18),
606 .gps_shdn = IMX_GPIO_NR(1, 2),
607 .vidin_en = IMX_GPIO_NR(5, 20),
608 .wdis = IMX_GPIO_NR(7, 12),
609 .otgpwr_en = IMX_GPIO_NR(3, 22),
614 .gpio_pads = gw52xx_gpio_pads,
615 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
616 .dio_cfg = gw52xx_dio,
617 .dio_num = ARRAY_SIZE(gw52xx_dio),
623 .pcie_rst = IMX_GPIO_NR(1, 29),
624 .mezz_pwren = IMX_GPIO_NR(2, 19),
625 .mezz_irq = IMX_GPIO_NR(2, 18),
626 .gps_shdn = IMX_GPIO_NR(1, 27),
627 .vidin_en = IMX_GPIO_NR(3, 31),
628 .usb_sel = IMX_GPIO_NR(1, 2),
629 .wdis = IMX_GPIO_NR(7, 12),
630 .msata_en = GP_MSATA_SEL,
631 .rs232_en = GP_RS232_EN,
632 .otgpwr_en = IMX_GPIO_NR(3, 22),
633 .vsel_pin = IMX_GPIO_NR(6, 14),
638 .gpio_pads = gw53xx_gpio_pads,
639 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
640 .dio_cfg = gw53xx_dio,
641 .dio_num = ARRAY_SIZE(gw53xx_dio),
647 .pcie_rst = IMX_GPIO_NR(1, 29),
648 .mezz_pwren = IMX_GPIO_NR(2, 19),
649 .mezz_irq = IMX_GPIO_NR(2, 18),
650 .gps_shdn = IMX_GPIO_NR(1, 27),
651 .vidin_en = IMX_GPIO_NR(3, 31),
652 .wdis = IMX_GPIO_NR(7, 12),
653 .msata_en = GP_MSATA_SEL,
654 .rs232_en = GP_RS232_EN,
655 .otgpwr_en = IMX_GPIO_NR(3, 22),
656 .vsel_pin = IMX_GPIO_NR(6, 14),
661 .gpio_pads = gw54xx_gpio_pads,
662 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
663 .dio_cfg = gw54xx_dio,
664 .dio_num = ARRAY_SIZE(gw54xx_dio),
670 .pcie_rst = IMX_GPIO_NR(1, 29),
671 .mezz_pwren = IMX_GPIO_NR(2, 19),
672 .mezz_irq = IMX_GPIO_NR(2, 18),
673 .rs485en = IMX_GPIO_NR(7, 1),
674 .vidin_en = IMX_GPIO_NR(3, 31),
675 .dioi2c_en = IMX_GPIO_NR(4, 5),
676 .pcie_sson = IMX_GPIO_NR(1, 20),
677 .wdis = IMX_GPIO_NR(5, 17),
678 .msata_en = GP_MSATA_SEL,
679 .rs232_en = GP_RS232_EN,
680 .otgpwr_en = IMX_GPIO_NR(3, 22),
681 .vsel_pin = IMX_GPIO_NR(6, 14),
686 .gpio_pads = gw551x_gpio_pads,
687 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
688 .dio_cfg = gw551x_dio,
689 .dio_num = ARRAY_SIZE(gw551x_dio),
693 .pcie_rst = IMX_GPIO_NR(1, 0),
694 .wdis = IMX_GPIO_NR(7, 12),
699 .gpio_pads = gw552x_gpio_pads,
700 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
701 .dio_cfg = gw552x_dio,
702 .dio_num = ARRAY_SIZE(gw552x_dio),
708 .pcie_rst = IMX_GPIO_NR(1, 29),
709 .usb_sel = IMX_GPIO_NR(1, 7),
710 .wdis = IMX_GPIO_NR(7, 12),
711 .msata_en = GP_MSATA_SEL,
716 .gpio_pads = gw553x_gpio_pads,
717 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
718 .dio_cfg = gw553x_dio,
719 .dio_num = ARRAY_SIZE(gw553x_dio),
724 .pcie_rst = IMX_GPIO_NR(1, 0),
725 .vidin_en = IMX_GPIO_NR(5, 20),
726 .wdis = IMX_GPIO_NR(7, 12),
727 .otgpwr_en = IMX_GPIO_NR(3, 22),
728 .vsel_pin = IMX_GPIO_NR(6, 14),
732 void setup_iomux_gpio(int board, struct ventana_board_info *info)
736 if (board >= GW_UNKNOWN)
739 /* board specific iomux */
740 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
741 gpio_cfg[board].num_pads);
744 if (gpio_cfg[board].rs232_en) {
745 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
746 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
749 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
750 if (board == GW52xx && info->model[4] == '2')
751 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
753 /* assert PCI_RST# */
754 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
755 gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
757 /* turn off (active-high) user LED's */
758 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
760 if (gpio_cfg[board].leds[i]) {
761 sprintf(name, "led_user%d", i);
762 gpio_request(gpio_cfg[board].leds[i], name);
763 gpio_direction_output(gpio_cfg[board].leds[i], 1);
767 /* MSATA Enable - default to PCI */
768 if (gpio_cfg[board].msata_en) {
769 gpio_request(gpio_cfg[board].msata_en, "msata_en");
770 gpio_direction_output(gpio_cfg[board].msata_en, 0);
773 /* Expansion Mezzanine IO */
774 if (gpio_cfg[board].mezz_pwren) {
775 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
776 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
778 if (gpio_cfg[board].mezz_irq) {
779 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
780 gpio_direction_input(gpio_cfg[board].mezz_irq);
783 /* RS485 Transmit Enable */
784 if (gpio_cfg[board].rs485en) {
785 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
786 gpio_direction_output(gpio_cfg[board].rs485en, 0);
790 if (gpio_cfg[board].gps_shdn) {
791 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
792 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
795 /* Analog video codec power enable */
796 if (gpio_cfg[board].vidin_en) {
797 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
798 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
802 if (gpio_cfg[board].dioi2c_en) {
803 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
804 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
807 /* PCICK_SSON: disable spread-spectrum clock */
808 if (gpio_cfg[board].pcie_sson) {
809 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
810 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
813 /* USBOTG mux routing */
814 if (gpio_cfg[board].usb_sel) {
815 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
816 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
819 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
820 if (gpio_cfg[board].wdis) {
821 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
822 gpio_direction_output(gpio_cfg[board].wdis, 1);
826 if (gpio_cfg[board].otgpwr_en) {
827 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
828 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
831 /* sense vselect pin to see if we support uhs-i */
832 if (gpio_cfg[board].vsel_pin) {
833 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
834 gpio_direction_input(gpio_cfg[board].vsel_pin);
835 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
839 /* setup GPIO pinmux and default configuration per baseboard and env */
840 void setup_board_gpio(int board, struct ventana_board_info *info)
846 int quiet = simple_strtol(getenv("quiet"), NULL, 10);
848 if (board >= GW_UNKNOWN)
852 if (gpio_cfg[board].rs232_en) {
853 gpio_direction_output(gpio_cfg[board].rs232_en,
854 (hwconfig("rs232")) ? 0 : 1);
858 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
859 gpio_direction_output(GP_MSATA_SEL,
860 (hwconfig("msata")) ? 1 : 0);
863 /* USBOTG Select (PCISKT or FrontPanel) */
864 if (gpio_cfg[board].usb_sel) {
865 gpio_direction_output(gpio_cfg[board].usb_sel,
866 (hwconfig("usb_pcisel")) ? 1 : 0);
870 * Configure DIO pinmux/padctl registers
871 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
873 for (i = 0; i < gpio_cfg[board].dio_num; i++) {
874 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
875 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
876 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
878 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
880 sprintf(arg, "dio%d", i);
883 s = hwconfig_subarg(arg, "padctrl", &len);
885 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
886 & 0x1ffff) | MUX_MODE_SION;
888 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
890 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i,
891 (cfg->gpio_param/32)+1,
895 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
897 gpio_requestf(cfg->gpio_param, "dio%d", i);
898 gpio_direction_input(cfg->gpio_param);
899 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
901 if (!cfg->pwm_param) {
902 printf("DIO%d: Error: pwm config invalid\n",
907 printf("DIO%d: pwm%d\n", i, cfg->pwm_param);
908 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
914 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
915 printf("MSATA: %s\n", (hwconfig("msata") ?
916 "enabled" : "disabled"));
918 if (gpio_cfg[board].rs232_en) {
919 printf("RS232: %s\n", (hwconfig("rs232")) ?
920 "enabled" : "disabled");
925 /* setup board specific PMIC */
926 void setup_pmic(void)
931 i2c_set_bus_num(CONFIG_I2C_PMIC);
933 /* configure PFUZE100 PMIC */
934 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
935 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
936 power_pfuze100_init(CONFIG_I2C_PMIC);
937 p = pmic_get("PFUZE100");
938 if (p && !pmic_probe(p)) {
939 pmic_reg_read(p, PFUZE100_DEVICEID, ®);
940 printf("PMIC: PFUZE100 ID=0x%02x\n", reg);
942 /* Set VGEN1 to 1.5V and enable */
943 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®);
944 reg &= ~(LDO_VOL_MASK);
945 reg |= (LDOA_1_50V | LDO_EN);
946 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
948 /* Set SWBST to 5.0V and enable */
949 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®);
950 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
951 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
952 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
956 /* configure LTC3676 PMIC */
957 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
958 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
959 power_ltc3676_init(CONFIG_I2C_PMIC);
960 p = pmic_get("LTC3676_PMIC");
961 if (p && !pmic_probe(p)) {
962 puts("PMIC: LTC3676\n");
964 * set board-specific scalar for max CPU frequency
965 * per CPU based on the LDO enabled Operating Ranges
966 * defined in the respective IMX6DQ and IMX6SDL
967 * datasheets. The voltage resulting from the R1/R2
968 * feedback inputs on Ventana is 1308mV. Note that this
969 * is a bit shy of the Vmin of 1350mV in the datasheet
970 * for LDO enabled mode but is as high as we can go.
972 * We will rely on an OS kernel driver to properly
973 * regulate these per CPU operating point and use LDO
974 * bypass mode when using the higher frequency
975 * operating points to compensate as LDO bypass mode
976 * allows the rails be 125mV lower.
978 /* mask PGOOD during SW1 transition */
979 pmic_reg_write(p, LTC3676_DVB1B,
980 0x1f | LTC3676_PGOOD_MASK);
981 /* set SW1 (VDD_SOC) */
982 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
984 /* mask PGOOD during SW3 transition */
985 pmic_reg_write(p, LTC3676_DVB3B,
986 0x1f | LTC3676_PGOOD_MASK);
987 /* set SW3 (VDD_ARM) */
988 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
993 #ifdef CONFIG_FSL_ESDHC
994 static struct fsl_esdhc_cfg usdhc_cfg = { USDHC3_BASE_ADDR };
996 int board_mmc_init(bd_t *bis)
998 /* Only one USDHC controller on Ventana */
999 SETUP_IOMUX_PADS(usdhc3_pads);
1000 usdhc_cfg.sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1001 usdhc_cfg.max_bus_width = 4;
1003 return fsl_esdhc_initialize(bis, &usdhc_cfg);
1006 int board_mmc_getcd(struct mmc *mmc)
1009 gpio_request(GP_SD3_CD, "sd_cd");
1010 gpio_direction_input(GP_SD3_CD);
1011 return !gpio_get_value(GP_SD3_CD);
1013 #endif /* CONFIG_FSL_ESDHC */