git.sur5r.net Git - u-boot/blob - board/gateworks/gw_ventana/common.c

   1 /*
   2  * Copyright (C) 2013 Gateworks Corporation
   3  *
   4  * Author: Tim Harvey <tharvey@gateworks.com>
   5  *
   6  * SPDX-License-Identifier: GPL-2.0+
   7  */
   8
   9 #include <asm/arch/mx6-pins.h>
  10 #include <asm/arch/sys_proto.h>
  11 #include <asm/gpio.h>
  12 #include <asm/imx-common/mxc_i2c.h>
  13 #include <hwconfig.h>
  14 #include <power/pmic.h>
  15 #include <power/ltc3676_pmic.h>
  16 #include <power/pfuze100_pmic.h>
  17
  18 #include "common.h"
  19
  20 /* UART1: Function varies per baseboard */
  21 static iomux_v3_cfg_t const uart1_pads[] = {
  22         IOMUX_PADS(PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  23         IOMUX_PADS(PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  24 };
  25
  26 /* UART2: Serial Console */
  27 static iomux_v3_cfg_t const uart2_pads[] = {
  28         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  29         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  30 };
  31
  32 void setup_iomux_uart(void)
  33 {
  34         SETUP_IOMUX_PADS(uart1_pads);
  35         SETUP_IOMUX_PADS(uart2_pads);
  36 }
  37
  38 /* I2C1: GSC */
  39 static struct i2c_pads_info mx6q_i2c_pad_info0 = {
  40         .scl = {
  41                 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  42                 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  43                 .gp = IMX_GPIO_NR(3, 21)
  44         },
  45         .sda = {
  46                 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
  47                 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
  48                 .gp = IMX_GPIO_NR(3, 28)
  49         }
  50 };
  51 static struct i2c_pads_info mx6dl_i2c_pad_info0 = {
  52         .scl = {
  53                 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
  54                 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
  55                 .gp = IMX_GPIO_NR(3, 21)
  56         },
  57         .sda = {
  58                 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
  59                 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
  60                 .gp = IMX_GPIO_NR(3, 28)
  61         }
  62 };
  63
  64 /* I2C2: PMIC/PCIe Switch/PCIe Clock/Mezz */
  65 static struct i2c_pads_info mx6q_i2c_pad_info1 = {
  66         .scl = {
  67                 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
  68                 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
  69                 .gp = IMX_GPIO_NR(4, 12)
  70         },
  71         .sda = {
  72                 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
  73                 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  74                 .gp = IMX_GPIO_NR(4, 13)
  75         }
  76 };
  77 static struct i2c_pads_info mx6dl_i2c_pad_info1 = {
  78         .scl = {
  79                 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
  80                 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
  81                 .gp = IMX_GPIO_NR(4, 12)
  82         },
  83         .sda = {
  84                 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
  85                 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  86                 .gp = IMX_GPIO_NR(4, 13)
  87         }
  88 };
  89
  90 /* I2C3: Misc/Expansion */
  91 static struct i2c_pads_info mx6q_i2c_pad_info2 = {
  92         .scl = {
  93                 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
  94                 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
  95                 .gp = IMX_GPIO_NR(1, 3)
  96         },
  97         .sda = {
  98                 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
  99                 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 100                 .gp = IMX_GPIO_NR(1, 6)
 101         }
 102 };
 103 static struct i2c_pads_info mx6dl_i2c_pad_info2 = {
 104         .scl = {
 105                 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 106                 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 107                 .gp = IMX_GPIO_NR(1, 3)
 108         },
 109         .sda = {
 110                 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 111                 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 112                 .gp = IMX_GPIO_NR(1, 6)
 113         }
 114 };
 115
 116 void setup_ventana_i2c(void)
 117 {
 118         if (is_cpu_type(MXC_CPU_MX6Q)) {
 119                 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info0);
 120                 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info1);
 121                 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info2);
 122         } else {
 123                 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info0);
 124                 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info1);
 125                 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info2);
 126         }
 127 }
 128
 129 /*
 130  * Baseboard specific GPIO
 131  */
 132
 133 /* common to add baseboards */
 134 static iomux_v3_cfg_t const gw_gpio_pads[] = {
 135         /* RS232_EN# */
 136         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 137 };
 138
 139 /* prototype */
 140 static iomux_v3_cfg_t const gwproto_gpio_pads[] = {
 141         /* PANLEDG# */
 142         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 143         /* PANLEDR# */
 144         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 145         /* LOCLED# */
 146         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 147         /* RS485_EN */
 148         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 149         /* IOEXP_PWREN# */
 150         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 151         /* IOEXP_IRQ# */
 152         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 153         /* VID_EN */
 154         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 155         /* DIOI2C_DIS# */
 156         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 157         /* PCICK_SSON */
 158         IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20 | DIO_PAD_CFG),
 159         /* PCI_RST# */
 160         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 161 };
 162
 163 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 164         /* PANLEDG# */
 165         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 166         /* PANLEDR# */
 167         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 168         /* IOEXP_PWREN# */
 169         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 170         /* IOEXP_IRQ# */
 171         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 172
 173         /* GPS_SHDN */
 174         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 175         /* VID_PWR */
 176         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 177         /* PCI_RST# */
 178         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 179         /* PCIESKT_WDIS# */
 180         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 181 };
 182
 183 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 184         /* MSATA_EN */
 185         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 186         /* PANLEDG# */
 187         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 188         /* PANLEDR# */
 189         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 190         /* IOEXP_PWREN# */
 191         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 192         /* IOEXP_IRQ# */
 193         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 194         /* CAN_STBY */
 195         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 196         /* MX6_LOCLED# */
 197         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 198         /* GPS_SHDN */
 199         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 200         /* USBOTG_SEL */
 201         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 202         /* VID_PWR */
 203         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 204         /* PCI_RST# */
 205         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 206         /* PCI_RST# (GW522x) */
 207         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 208         /* RS485_EN */
 209         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 210         /* PCIESKT_WDIS# */
 211         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 212 };
 213
 214 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 215         /* MSATA_EN */
 216         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 217         /* CAN_STBY */
 218         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 219         /* USB_HUBRST# */
 220         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 221         /* PANLEDG# */
 222         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 223         /* PANLEDR# */
 224         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 225         /* MX6_LOCLED# */
 226         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 227         /* IOEXP_PWREN# */
 228         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 229         /* IOEXP_IRQ# */
 230         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 231         /* DIOI2C_DIS# */
 232         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 233         /* GPS_SHDN */
 234         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 235         /* VID_EN */
 236         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 237         /* PCI_RST# */
 238         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 239         /* RS485_EN */
 240         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 241         /* PCIESKT_WDIS# */
 242         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 243 };
 244
 245 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 246         /* MSATA_EN */
 247         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 248         /* CAN_STBY */
 249         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 250         /* PANLEDG# */
 251         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 252         /* PANLEDR# */
 253         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 254         /* MX6_LOCLED# */
 255         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 256         /* USB_HUBRST# */
 257         IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
 258         /* MIPI_DIO */
 259         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 260         /* RS485_EN */
 261         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 262         /* IOEXP_PWREN# */
 263         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 264         /* IOEXP_IRQ# */
 265         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 266         /* DIOI2C_DIS# */
 267         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 268         /* PCI_RST# */
 269         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 270         /* VID_EN */
 271         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 272         /* RS485_EN */
 273         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 274         /* PCIESKT_WDIS# */
 275         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 276 };
 277
 278 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 279         /* CAN_STBY */
 280         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 281         /* PANLED# */
 282         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 283         /* PCI_RST# */
 284         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 285         /* PCIESKT_WDIS# */
 286         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 287 };
 288
 289 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 290         /* MSATA_EN */
 291         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 292         /* USBOTG_SEL */
 293         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 294         /* USB_HUBRST# */
 295         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 296         /* PANLEDG# */
 297         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 298         /* PANLEDR# */
 299         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 300         /* MX6_LOCLED# */
 301         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 302         /* PCI_RST# */
 303         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 304         /* MX6_DIO[4:9] */
 305         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 306         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 307         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 308         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 309         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 310         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 311         /* PCIEGBE1_OFF# */
 312         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 313         /* PCIEGBE2_OFF# */
 314         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 315         /* PCIESKT_WDIS# */
 316         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 317 };
 318
 319
 320 /*
 321  * Board Specific GPIO
 322  */
 323 struct ventana gpio_cfg[GW_UNKNOWN] = {
 324         /* GW5400proto */
 325         {
 326                 .gpio_pads = gw54xx_gpio_pads,
 327                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 328                 .dio_cfg = {
 329                         {
 330                                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 331                                 IMX_GPIO_NR(1, 9),
 332                                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 333                                 1
 334                         },
 335                         {
 336                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 337                                 IMX_GPIO_NR(1, 19),
 338                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 339                                 2
 340                         },
 341                         {
 342                                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 343                                 IMX_GPIO_NR(2, 9),
 344                                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 345                                 3
 346                         },
 347                         {
 348                                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 349                                 IMX_GPIO_NR(2, 10),
 350                                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 351                                 4
 352                         },
 353                 },
 354                 .num_gpios = 4,
 355                 .leds = {
 356                         IMX_GPIO_NR(4, 6),
 357                         IMX_GPIO_NR(4, 10),
 358                         IMX_GPIO_NR(4, 15),
 359                 },
 360                 .pcie_rst = IMX_GPIO_NR(1, 29),
 361                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 362                 .mezz_irq = IMX_GPIO_NR(4, 9),
 363                 .rs485en = IMX_GPIO_NR(3, 24),
 364                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 365                 .pcie_sson = IMX_GPIO_NR(1, 20),
 366         },
 367
 368         /* GW51xx */
 369         {
 370                 .gpio_pads = gw51xx_gpio_pads,
 371                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 372                 .dio_cfg = {
 373                         {
 374                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 375                                 IMX_GPIO_NR(1, 16),
 376                                 { 0, 0 },
 377                                 0
 378                         },
 379                         {
 380                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 381                                 IMX_GPIO_NR(1, 19),
 382                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 383                                 2
 384                         },
 385                         {
 386                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 387                                 IMX_GPIO_NR(1, 17),
 388                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 389                                 3
 390                         },
 391                         {
 392                                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 393                                 IMX_GPIO_NR(1, 18),
 394                                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 395                                 4
 396                         },
 397                 },
 398                 .num_gpios = 4,
 399                 .leds = {
 400                         IMX_GPIO_NR(4, 6),
 401                         IMX_GPIO_NR(4, 10),
 402                 },
 403                 .pcie_rst = IMX_GPIO_NR(1, 0),
 404                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 405                 .mezz_irq = IMX_GPIO_NR(2, 18),
 406                 .gps_shdn = IMX_GPIO_NR(1, 2),
 407                 .vidin_en = IMX_GPIO_NR(5, 20),
 408                 .wdis = IMX_GPIO_NR(7, 12),
 409         },
 410
 411         /* GW52xx */
 412         {
 413                 .gpio_pads = gw52xx_gpio_pads,
 414                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 415                 .dio_cfg = {
 416                         {
 417                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 418                                 IMX_GPIO_NR(1, 16),
 419                                 { 0, 0 },
 420                                 0
 421                         },
 422                         {
 423                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 424                                 IMX_GPIO_NR(1, 19),
 425                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 426                                 2
 427                         },
 428                         {
 429                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 430                                 IMX_GPIO_NR(1, 17),
 431                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 432                                 3
 433                         },
 434                         {
 435                                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 436                                 IMX_GPIO_NR(1, 20),
 437                                 { 0, 0 },
 438                                 0
 439                         },
 440                 },
 441                 .num_gpios = 4,
 442                 .leds = {
 443                         IMX_GPIO_NR(4, 6),
 444                         IMX_GPIO_NR(4, 7),
 445                         IMX_GPIO_NR(4, 15),
 446                 },
 447                 .pcie_rst = IMX_GPIO_NR(1, 29),
 448                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 449                 .mezz_irq = IMX_GPIO_NR(2, 18),
 450                 .gps_shdn = IMX_GPIO_NR(1, 27),
 451                 .vidin_en = IMX_GPIO_NR(3, 31),
 452                 .usb_sel = IMX_GPIO_NR(1, 2),
 453                 .wdis = IMX_GPIO_NR(7, 12),
 454                 .msata_en = GP_MSATA_SEL,
 455         },
 456
 457         /* GW53xx */
 458         {
 459                 .gpio_pads = gw53xx_gpio_pads,
 460                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
 461                 .dio_cfg = {
 462                         {
 463                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 464                                 IMX_GPIO_NR(1, 16),
 465                                 { 0, 0 },
 466                                 0
 467                         },
 468                         {
 469                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 470                                 IMX_GPIO_NR(1, 19),
 471                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 472                                 2
 473                         },
 474                         {
 475                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 476                                 IMX_GPIO_NR(1, 17),
 477                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 478                                 3
 479                         },
 480                         {
 481                                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 482                                 IMX_GPIO_NR(1, 20),
 483                                 { 0, 0 },
 484                                 0
 485                         },
 486                 },
 487                 .num_gpios = 4,
 488                 .leds = {
 489                         IMX_GPIO_NR(4, 6),
 490                         IMX_GPIO_NR(4, 7),
 491                         IMX_GPIO_NR(4, 15),
 492                 },
 493                 .pcie_rst = IMX_GPIO_NR(1, 29),
 494                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 495                 .mezz_irq = IMX_GPIO_NR(2, 18),
 496                 .gps_shdn = IMX_GPIO_NR(1, 27),
 497                 .vidin_en = IMX_GPIO_NR(3, 31),
 498                 .wdis = IMX_GPIO_NR(7, 12),
 499                 .msata_en = GP_MSATA_SEL,
 500         },
 501
 502         /* GW54xx */
 503         {
 504                 .gpio_pads = gw54xx_gpio_pads,
 505                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 506                 .dio_cfg = {
 507                         {
 508                                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 509                                 IMX_GPIO_NR(1, 9),
 510                                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 511                                 1
 512                         },
 513                         {
 514                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 515                                 IMX_GPIO_NR(1, 19),
 516                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 517                                 2
 518                         },
 519                         {
 520                                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 521                                 IMX_GPIO_NR(2, 9),
 522                                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 523                                 3
 524                         },
 525                         {
 526                                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 527                                 IMX_GPIO_NR(2, 10),
 528                                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 529                                 4
 530                         },
 531                 },
 532                 .num_gpios = 4,
 533                 .leds = {
 534                         IMX_GPIO_NR(4, 6),
 535                         IMX_GPIO_NR(4, 7),
 536                         IMX_GPIO_NR(4, 15),
 537                 },
 538                 .pcie_rst = IMX_GPIO_NR(1, 29),
 539                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 540                 .mezz_irq = IMX_GPIO_NR(2, 18),
 541                 .rs485en = IMX_GPIO_NR(7, 1),
 542                 .vidin_en = IMX_GPIO_NR(3, 31),
 543                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 544                 .pcie_sson = IMX_GPIO_NR(1, 20),
 545                 .wdis = IMX_GPIO_NR(5, 17),
 546                 .msata_en = GP_MSATA_SEL,
 547         },
 548
 549         /* GW551x */
 550         {
 551                 .gpio_pads = gw551x_gpio_pads,
 552                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
 553                 .dio_cfg = {
 554                         {
 555                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 556                                 IMX_GPIO_NR(1, 19),
 557                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 558                                 2
 559                         },
 560                         {
 561                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 562                                 IMX_GPIO_NR(1, 17),
 563                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 564                                 3
 565                         },
 566                 },
 567                 .num_gpios = 2,
 568                 .leds = {
 569                         IMX_GPIO_NR(4, 7),
 570                 },
 571                 .pcie_rst = IMX_GPIO_NR(1, 0),
 572                 .wdis = IMX_GPIO_NR(7, 12),
 573         },
 574
 575         /* GW552x */
 576         {
 577                 .gpio_pads = gw552x_gpio_pads,
 578                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
 579                 .dio_cfg = {
 580                         {
 581                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 582                                 IMX_GPIO_NR(1, 16),
 583                                 { 0, 0 },
 584                                 0
 585                         },
 586                         {
 587                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 588                                 IMX_GPIO_NR(1, 19),
 589                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 590                                 2
 591                         },
 592                         {
 593                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 594                                 IMX_GPIO_NR(1, 17),
 595                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 596                                 3
 597                         },
 598                         {
 599                                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 600                                 IMX_GPIO_NR(1, 20),
 601                                 { 0, 0 },
 602                                 0
 603                         },
 604                 },
 605                 .num_gpios = 4,
 606                 .leds = {
 607                         IMX_GPIO_NR(4, 6),
 608                         IMX_GPIO_NR(4, 7),
 609                         IMX_GPIO_NR(4, 15),
 610                 },
 611                 .pcie_rst = IMX_GPIO_NR(1, 29),
 612                 .usb_sel = IMX_GPIO_NR(1, 7),
 613                 .wdis = IMX_GPIO_NR(7, 12),
 614                 .msata_en = GP_MSATA_SEL,
 615         },
 616 };
 617
 618 void setup_iomux_gpio(int board, struct ventana_board_info *info)
 619 {
 620         int i;
 621
 622         /* iomux common to all Ventana boards */
 623         SETUP_IOMUX_PADS(gw_gpio_pads);
 624
 625         /* OTG power off */
 626         gpio_request(GP_USB_OTG_PWR, "usbotg_pwr");
 627         gpio_direction_output(GP_USB_OTG_PWR, 0);
 628
 629         /* RS232_EN# */
 630         gpio_request(GP_RS232_EN, "rs232_en");
 631         gpio_direction_output(GP_RS232_EN, 0);
 632
 633         if (board >= GW_UNKNOWN)
 634                 return;
 635
 636         /* board specific iomux */
 637         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
 638                                          gpio_cfg[board].num_pads);
 639
 640         /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
 641         if (board == GW52xx && info->model[4] == '2')
 642                 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
 643
 644         /* assert PCI_RST# */
 645         gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
 646         gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
 647
 648         /* turn off (active-high) user LED's */
 649         for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
 650                 char name[16];
 651                 if (gpio_cfg[board].leds[i]) {
 652                         sprintf(name, "led_user%d", i);
 653                         gpio_request(gpio_cfg[board].leds[i], name);
 654                         gpio_direction_output(gpio_cfg[board].leds[i], 1);
 655                 }
 656         }
 657
 658         /* MSATA Enable - default to PCI */
 659         if (gpio_cfg[board].msata_en) {
 660                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
 661                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
 662         }
 663
 664         /* Expansion Mezzanine IO */
 665         if (gpio_cfg[board].mezz_pwren) {
 666                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
 667                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
 668         }
 669         if (gpio_cfg[board].mezz_irq) {
 670                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
 671                 gpio_direction_input(gpio_cfg[board].mezz_irq);
 672         }
 673
 674         /* RS485 Transmit Enable */
 675         if (gpio_cfg[board].rs485en) {
 676                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
 677                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
 678         }
 679
 680         /* GPS_SHDN */
 681         if (gpio_cfg[board].gps_shdn) {
 682                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
 683                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
 684         }
 685
 686         /* Analog video codec power enable */
 687         if (gpio_cfg[board].vidin_en) {
 688                 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
 689                 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
 690         }
 691
 692         /* DIOI2C_DIS# */
 693         if (gpio_cfg[board].dioi2c_en) {
 694                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
 695                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
 696         }
 697
 698         /* PCICK_SSON: disable spread-spectrum clock */
 699         if (gpio_cfg[board].pcie_sson) {
 700                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
 701                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
 702         }
 703
 704         /* USBOTG mux routing */
 705         if (gpio_cfg[board].usb_sel) {
 706                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
 707                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
 708         }
 709
 710         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
 711         if (gpio_cfg[board].wdis) {
 712                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
 713                 gpio_direction_output(gpio_cfg[board].wdis, 1);
 714         }
 715 }
 716
 717 /* setup GPIO pinmux and default configuration per baseboard and env */
 718 void setup_board_gpio(int board, struct ventana_board_info *info)
 719 {
 720         const char *s;
 721         char arg[10];
 722         size_t len;
 723         int i;
 724         int quiet = simple_strtol(getenv("quiet"), NULL, 10);
 725
 726         if (board >= GW_UNKNOWN)
 727                 return;
 728
 729         /* RS232_EN# */
 730         gpio_direction_output(GP_RS232_EN, (hwconfig("rs232")) ? 0 : 1);
 731
 732         /* MSATA Enable */
 733         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
 734                 gpio_direction_output(GP_MSATA_SEL,
 735                                       (hwconfig("msata")) ? 1 : 0);
 736         }
 737
 738         /* USBOTG Select (PCISKT or FrontPanel) */
 739         if (gpio_cfg[board].usb_sel) {
 740                 gpio_direction_output(gpio_cfg[board].usb_sel,
 741                                       (hwconfig("usb_pcisel")) ? 1 : 0);
 742         }
 743
 744         /*
 745          * Configure DIO pinmux/padctl registers
 746          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
 747          */
 748         for (i = 0; i < gpio_cfg[board].num_gpios; i++) {
 749                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
 750                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
 751                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
 752
 753                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
 754                         continue;
 755                 sprintf(arg, "dio%d", i);
 756                 if (!hwconfig(arg))
 757                         continue;
 758                 s = hwconfig_subarg(arg, "padctrl", &len);
 759                 if (s) {
 760                         ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
 761                                             & 0x1ffff) | MUX_MODE_SION;
 762                 }
 763                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
 764                         if (!quiet) {
 765                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
 766                                        (cfg->gpio_param/32)+1,
 767                                        cfg->gpio_param%32,
 768                                        cfg->gpio_param);
 769                         }
 770                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
 771                                                ctrl);
 772                         gpio_requestf(cfg->gpio_param, "dio%d", i);
 773                         gpio_direction_input(cfg->gpio_param);
 774                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
 775                            cfg->pwm_padmux) {
 776                         if (!cfg->pwm_param) {
 777                                 printf("DIO%d:  Error: pwm config invalid\n",
 778                                         i);
 779                                 continue;
 780                         }
 781                         if (!quiet)
 782                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
 783                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
 784                                                MUX_PAD_CTRL(ctrl));
 785                 }
 786         }
 787
 788         if (!quiet) {
 789                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
 790                         printf("MSATA: %s\n", (hwconfig("msata") ?
 791                                "enabled" : "disabled"));
 792                 }
 793                 printf("RS232: %s\n", (hwconfig("rs232")) ?
 794                        "enabled" : "disabled");
 795         }
 796 }
 797
 798 /* setup board specific PMIC */
 799 void setup_pmic(void)
 800 {
 801         struct pmic *p;
 802         u32 reg;
 803
 804         i2c_set_bus_num(CONFIG_I2C_PMIC);
 805
 806         /* configure PFUZE100 PMIC */
 807         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
 808                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
 809                 power_pfuze100_init(CONFIG_I2C_PMIC);
 810                 p = pmic_get("PFUZE100");
 811                 if (p && !pmic_probe(p)) {
 812                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
 813                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
 814
 815                         /* Set VGEN1 to 1.5V and enable */
 816                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
 817                         reg &= ~(LDO_VOL_MASK);
 818                         reg |= (LDOA_1_50V | LDO_EN);
 819                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
 820
 821                         /* Set SWBST to 5.0V and enable */
 822                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
 823                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
 824                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
 825                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
 826                 }
 827         }
 828
 829         /* configure LTC3676 PMIC */
 830         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
 831                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
 832                 power_ltc3676_init(CONFIG_I2C_PMIC);
 833                 p = pmic_get("LTC3676_PMIC");
 834                 if (p && !pmic_probe(p)) {
 835                         puts("PMIC:  LTC3676\n");
 836                         /*
 837                          * set board-specific scalar for max CPU frequency
 838                          * per CPU based on the LDO enabled Operating Ranges
 839                          * defined in the respective IMX6DQ and IMX6SDL
 840                          * datasheets. The voltage resulting from the R1/R2
 841                          * feedback inputs on Ventana is 1308mV. Note that this
 842                          * is a bit shy of the Vmin of 1350mV in the datasheet
 843                          * for LDO enabled mode but is as high as we can go.
 844                          *
 845                          * We will rely on an OS kernel driver to properly
 846                          * regulate these per CPU operating point and use LDO
 847                          * bypass mode when using the higher frequency
 848                          * operating points to compensate as LDO bypass mode
 849                          * allows the rails be 125mV lower.
 850                          */
 851                         /* mask PGOOD during SW1 transition */
 852                         pmic_reg_write(p, LTC3676_DVB1B,
 853                                        0x1f | LTC3676_PGOOD_MASK);
 854                         /* set SW1 (VDD_SOC) */
 855                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
 856
 857                         /* mask PGOOD during SW3 transition */
 858                         pmic_reg_write(p, LTC3676_DVB3B,
 859                                        0x1f | LTC3676_PGOOD_MASK);
 860                         /* set SW3 (VDD_ARM) */
 861                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
 862                 }
 863         }
 864 }