2 * Copyright (C) 2013 Gateworks Corporation
4 * Author: Tim Harvey <tharvey@gateworks.com>
6 * SPDX-License-Identifier: GPL-2.0+
9 #include <asm/arch/clock.h>
10 #include <asm/arch/mx6-pins.h>
11 #include <asm/arch/sys_proto.h>
13 #include <asm/imx-common/mxc_i2c.h>
14 #include <fsl_esdhc.h>
16 #include <power/pmic.h>
17 #include <power/ltc3676_pmic.h>
18 #include <power/pfuze100_pmic.h>
22 /* UART1: Function varies per baseboard */
23 static iomux_v3_cfg_t const uart1_pads[] = {
24 IOMUX_PADS(PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
25 IOMUX_PADS(PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
28 /* UART2: Serial Console */
29 static iomux_v3_cfg_t const uart2_pads[] = {
30 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
31 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
34 void setup_iomux_uart(void)
36 SETUP_IOMUX_PADS(uart1_pads);
37 SETUP_IOMUX_PADS(uart2_pads);
41 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
42 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
43 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
44 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
45 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
46 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
47 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
48 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
49 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
50 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
51 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
52 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
54 /* 4-bit microSD on SD2 */
55 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
56 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
57 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
58 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
59 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
60 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
61 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
63 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
65 /* 8-bit eMMC on SD2/NAND */
66 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
67 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
68 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
69 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
70 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
71 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
72 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
73 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
74 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
75 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
76 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
79 static iomux_v3_cfg_t const usdhc3_pads[] = {
80 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
81 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
82 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
83 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
84 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
85 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
86 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
90 static struct i2c_pads_info mx6q_i2c_pad_info0 = {
92 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
93 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
94 .gp = IMX_GPIO_NR(3, 21)
97 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
98 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
99 .gp = IMX_GPIO_NR(3, 28)
102 static struct i2c_pads_info mx6dl_i2c_pad_info0 = {
104 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
105 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
106 .gp = IMX_GPIO_NR(3, 21)
109 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
110 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
111 .gp = IMX_GPIO_NR(3, 28)
115 /* I2C2: PMIC/PCIe Switch/PCIe Clock/Mezz */
116 static struct i2c_pads_info mx6q_i2c_pad_info1 = {
118 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
119 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
120 .gp = IMX_GPIO_NR(4, 12)
123 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
124 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
125 .gp = IMX_GPIO_NR(4, 13)
128 static struct i2c_pads_info mx6dl_i2c_pad_info1 = {
130 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
131 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
132 .gp = IMX_GPIO_NR(4, 12)
135 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
136 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
137 .gp = IMX_GPIO_NR(4, 13)
141 /* I2C3: Misc/Expansion */
142 static struct i2c_pads_info mx6q_i2c_pad_info2 = {
144 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
145 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
146 .gp = IMX_GPIO_NR(1, 3)
149 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
150 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
151 .gp = IMX_GPIO_NR(1, 6)
154 static struct i2c_pads_info mx6dl_i2c_pad_info2 = {
156 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
157 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
158 .gp = IMX_GPIO_NR(1, 3)
161 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
162 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
163 .gp = IMX_GPIO_NR(1, 6)
167 void setup_ventana_i2c(void)
169 if (is_cpu_type(MXC_CPU_MX6Q)) {
170 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info0);
171 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info1);
172 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info2);
174 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info0);
175 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info1);
176 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info2);
181 * Baseboard specific GPIO
185 static iomux_v3_cfg_t const gwproto_gpio_pads[] = {
187 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
189 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
191 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
193 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
195 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
197 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
199 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
201 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
203 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
205 IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20 | DIO_PAD_CFG),
207 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
210 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
212 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
214 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
216 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
218 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
221 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
223 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
225 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
227 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
230 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
232 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
234 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
236 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
238 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
240 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
242 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
244 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
246 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
248 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
250 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
252 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
254 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
256 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
257 /* PCI_RST# (GW522x) */
258 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
260 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
262 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
265 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
267 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
269 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
271 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
273 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
275 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
277 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
279 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
281 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
283 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
285 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
287 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
289 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
291 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
293 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
295 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
297 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
300 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
302 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
304 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
306 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
308 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
310 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
312 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
314 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
316 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
318 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
320 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
322 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
324 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
326 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
328 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
330 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
332 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
334 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
337 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
339 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
341 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
343 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
345 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
348 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
350 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
352 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
354 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
356 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
358 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
360 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
362 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
364 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
365 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
366 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
367 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
368 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
369 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
371 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
373 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
375 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
378 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
380 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
382 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
384 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
386 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
388 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
390 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
393 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
395 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
397 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
399 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
401 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
403 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
405 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
407 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
409 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
411 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
413 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
415 IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
417 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
419 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
420 /* USBH2_PEN (OTG) */
421 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
423 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
426 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
428 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
430 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
432 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
434 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
435 /* USBH1_PEN (EHCI) */
436 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
437 /* USBH2_PEN (OTG) */
438 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
440 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
442 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
444 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
446 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
448 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
450 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
452 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
454 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
456 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
459 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
461 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
463 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
465 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
467 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
469 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
471 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
473 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
475 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
477 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
479 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
481 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
483 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
485 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
487 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
489 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
491 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
495 struct dio_cfg gw51xx_dio[] = {
497 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
503 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
505 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
509 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
511 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
515 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
517 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
522 struct dio_cfg gw52xx_dio[] = {
524 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
530 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
532 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
536 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
538 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
542 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
549 struct dio_cfg gw53xx_dio[] = {
551 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
557 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
559 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
563 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
565 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
569 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
576 struct dio_cfg gw54xx_dio[] = {
578 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
580 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
584 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
586 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
590 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
592 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
596 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
598 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
603 struct dio_cfg gw551x_dio[] = {
605 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
607 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
611 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
613 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
618 struct dio_cfg gw552x_dio[] = {
620 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
626 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
628 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
632 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
634 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
638 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
644 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
650 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
656 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
662 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
668 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
674 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
681 struct dio_cfg gw553x_dio[] = {
683 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
689 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
691 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
695 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
697 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
701 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
703 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
708 struct dio_cfg gw560x_dio[] = {
710 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
716 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
718 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
722 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
724 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
728 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
735 struct dio_cfg gw5903_dio[] = {
738 struct dio_cfg gw5904_dio[] = {
740 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
746 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
748 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
752 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
754 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
758 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
764 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
770 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
776 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
782 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
788 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
794 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
800 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
806 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
814 * Board Specific GPIO
816 struct ventana gpio_cfg[GW_UNKNOWN] = {
819 .gpio_pads = gw54xx_gpio_pads,
820 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
821 .dio_cfg = gw54xx_dio,
822 .dio_num = ARRAY_SIZE(gw54xx_dio),
828 .pcie_rst = IMX_GPIO_NR(1, 29),
829 .mezz_pwren = IMX_GPIO_NR(4, 7),
830 .mezz_irq = IMX_GPIO_NR(4, 9),
831 .rs485en = IMX_GPIO_NR(3, 24),
832 .dioi2c_en = IMX_GPIO_NR(4, 5),
833 .pcie_sson = IMX_GPIO_NR(1, 20),
834 .otgpwr_en = IMX_GPIO_NR(3, 22),
835 .mmc_cd = IMX_GPIO_NR(7, 0),
840 .gpio_pads = gw51xx_gpio_pads,
841 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
842 .dio_cfg = gw51xx_dio,
843 .dio_num = ARRAY_SIZE(gw51xx_dio),
848 .pcie_rst = IMX_GPIO_NR(1, 0),
849 .mezz_pwren = IMX_GPIO_NR(2, 19),
850 .mezz_irq = IMX_GPIO_NR(2, 18),
851 .gps_shdn = IMX_GPIO_NR(1, 2),
852 .vidin_en = IMX_GPIO_NR(5, 20),
853 .wdis = IMX_GPIO_NR(7, 12),
854 .otgpwr_en = IMX_GPIO_NR(3, 22),
859 .gpio_pads = gw52xx_gpio_pads,
860 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
861 .dio_cfg = gw52xx_dio,
862 .dio_num = ARRAY_SIZE(gw52xx_dio),
868 .pcie_rst = IMX_GPIO_NR(1, 29),
869 .mezz_pwren = IMX_GPIO_NR(2, 19),
870 .mezz_irq = IMX_GPIO_NR(2, 18),
871 .gps_shdn = IMX_GPIO_NR(1, 27),
872 .vidin_en = IMX_GPIO_NR(3, 31),
873 .usb_sel = IMX_GPIO_NR(1, 2),
874 .wdis = IMX_GPIO_NR(7, 12),
875 .msata_en = GP_MSATA_SEL,
876 .rs232_en = GP_RS232_EN,
877 .otgpwr_en = IMX_GPIO_NR(3, 22),
878 .vsel_pin = IMX_GPIO_NR(6, 14),
879 .mmc_cd = IMX_GPIO_NR(7, 0),
884 .gpio_pads = gw53xx_gpio_pads,
885 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
886 .dio_cfg = gw53xx_dio,
887 .dio_num = ARRAY_SIZE(gw53xx_dio),
893 .pcie_rst = IMX_GPIO_NR(1, 29),
894 .mezz_pwren = IMX_GPIO_NR(2, 19),
895 .mezz_irq = IMX_GPIO_NR(2, 18),
896 .gps_shdn = IMX_GPIO_NR(1, 27),
897 .vidin_en = IMX_GPIO_NR(3, 31),
898 .wdis = IMX_GPIO_NR(7, 12),
899 .msata_en = GP_MSATA_SEL,
900 .rs232_en = GP_RS232_EN,
901 .otgpwr_en = IMX_GPIO_NR(3, 22),
902 .vsel_pin = IMX_GPIO_NR(6, 14),
903 .mmc_cd = IMX_GPIO_NR(7, 0),
908 .gpio_pads = gw54xx_gpio_pads,
909 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
910 .dio_cfg = gw54xx_dio,
911 .dio_num = ARRAY_SIZE(gw54xx_dio),
917 .pcie_rst = IMX_GPIO_NR(1, 29),
918 .mezz_pwren = IMX_GPIO_NR(2, 19),
919 .mezz_irq = IMX_GPIO_NR(2, 18),
920 .rs485en = IMX_GPIO_NR(7, 1),
921 .vidin_en = IMX_GPIO_NR(3, 31),
922 .dioi2c_en = IMX_GPIO_NR(4, 5),
923 .pcie_sson = IMX_GPIO_NR(1, 20),
924 .wdis = IMX_GPIO_NR(5, 17),
925 .msata_en = GP_MSATA_SEL,
926 .rs232_en = GP_RS232_EN,
927 .otgpwr_en = IMX_GPIO_NR(3, 22),
928 .vsel_pin = IMX_GPIO_NR(6, 14),
929 .mmc_cd = IMX_GPIO_NR(7, 0),
934 .gpio_pads = gw551x_gpio_pads,
935 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
936 .dio_cfg = gw551x_dio,
937 .dio_num = ARRAY_SIZE(gw551x_dio),
941 .pcie_rst = IMX_GPIO_NR(1, 0),
942 .wdis = IMX_GPIO_NR(7, 12),
947 .gpio_pads = gw552x_gpio_pads,
948 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
949 .dio_cfg = gw552x_dio,
950 .dio_num = ARRAY_SIZE(gw552x_dio),
956 .pcie_rst = IMX_GPIO_NR(1, 29),
957 .usb_sel = IMX_GPIO_NR(1, 7),
958 .wdis = IMX_GPIO_NR(7, 12),
959 .msata_en = GP_MSATA_SEL,
964 .gpio_pads = gw553x_gpio_pads,
965 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
966 .dio_cfg = gw553x_dio,
967 .dio_num = ARRAY_SIZE(gw553x_dio),
972 .pcie_rst = IMX_GPIO_NR(1, 0),
973 .vidin_en = IMX_GPIO_NR(5, 20),
974 .wdis = IMX_GPIO_NR(7, 12),
975 .otgpwr_en = IMX_GPIO_NR(3, 22),
976 .vsel_pin = IMX_GPIO_NR(6, 14),
977 .mmc_cd = IMX_GPIO_NR(7, 0),
982 .gpio_pads = gw560x_gpio_pads,
983 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
984 .dio_cfg = gw560x_dio,
985 .dio_num = ARRAY_SIZE(gw560x_dio),
991 .pcie_rst = IMX_GPIO_NR(4, 31),
992 .mezz_pwren = IMX_GPIO_NR(2, 19),
993 .mezz_irq = IMX_GPIO_NR(2, 18),
994 .rs232_en = GP_RS232_EN,
995 .vidin_en = IMX_GPIO_NR(3, 31),
996 .wdis = IMX_GPIO_NR(7, 12),
997 .otgpwr_en = IMX_GPIO_NR(4, 15),
998 .mmc_cd = IMX_GPIO_NR(7, 0),
1003 .gpio_pads = gw5903_gpio_pads,
1004 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
1005 .dio_cfg = gw5903_dio,
1006 .dio_num = ARRAY_SIZE(gw5903_dio),
1010 .otgpwr_en = IMX_GPIO_NR(4, 15),
1011 .mmc_cd = IMX_GPIO_NR(6, 11),
1016 .gpio_pads = gw5904_gpio_pads,
1017 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1018 .dio_cfg = gw5904_dio,
1019 .dio_num = ARRAY_SIZE(gw5904_dio),
1025 .pcie_rst = IMX_GPIO_NR(1, 0),
1026 .mezz_pwren = IMX_GPIO_NR(2, 19),
1027 .mezz_irq = IMX_GPIO_NR(2, 18),
1028 .otgpwr_en = IMX_GPIO_NR(3, 22),
1032 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1036 if (board >= GW_UNKNOWN)
1039 /* board specific iomux */
1040 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1041 gpio_cfg[board].num_pads);
1044 if (gpio_cfg[board].rs232_en) {
1045 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1046 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1049 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
1050 if (board == GW52xx && info->model[4] == '2')
1051 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
1053 /* assert PCI_RST# */
1054 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
1055 gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
1057 /* turn off (active-high) user LED's */
1058 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
1060 if (gpio_cfg[board].leds[i]) {
1061 sprintf(name, "led_user%d", i);
1062 gpio_request(gpio_cfg[board].leds[i], name);
1063 gpio_direction_output(gpio_cfg[board].leds[i], 1);
1067 /* MSATA Enable - default to PCI */
1068 if (gpio_cfg[board].msata_en) {
1069 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1070 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1073 /* Expansion Mezzanine IO */
1074 if (gpio_cfg[board].mezz_pwren) {
1075 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1076 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1078 if (gpio_cfg[board].mezz_irq) {
1079 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1080 gpio_direction_input(gpio_cfg[board].mezz_irq);
1083 /* RS485 Transmit Enable */
1084 if (gpio_cfg[board].rs485en) {
1085 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1086 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1090 if (gpio_cfg[board].gps_shdn) {
1091 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1092 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1095 /* Analog video codec power enable */
1096 if (gpio_cfg[board].vidin_en) {
1097 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
1098 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
1102 if (gpio_cfg[board].dioi2c_en) {
1103 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1104 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1107 /* PCICK_SSON: disable spread-spectrum clock */
1108 if (gpio_cfg[board].pcie_sson) {
1109 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1110 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1113 /* USBOTG mux routing */
1114 if (gpio_cfg[board].usb_sel) {
1115 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1116 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1119 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1120 if (gpio_cfg[board].wdis) {
1121 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1122 gpio_direction_output(gpio_cfg[board].wdis, 1);
1126 if (gpio_cfg[board].otgpwr_en) {
1127 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
1128 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
1131 /* sense vselect pin to see if we support uhs-i */
1132 if (gpio_cfg[board].vsel_pin) {
1133 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1134 gpio_direction_input(gpio_cfg[board].vsel_pin);
1135 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1139 if (gpio_cfg[board].mmc_cd) {
1140 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1141 gpio_direction_input(gpio_cfg[board].mmc_cd);
1144 /* Anything else board specific */
1147 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1148 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1151 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1152 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1153 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1154 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1155 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1156 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1157 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1158 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1159 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1160 gpio_direction_input(IMX_GPIO_NR(4, 6));
1161 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1162 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1163 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1164 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1167 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1168 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1169 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1170 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1171 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1172 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1173 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1174 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1175 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1176 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1177 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1178 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1183 /* setup GPIO pinmux and default configuration per baseboard and env */
1184 void setup_board_gpio(int board, struct ventana_board_info *info)
1190 int quiet = simple_strtol(getenv("quiet"), NULL, 10);
1192 if (board >= GW_UNKNOWN)
1196 if (gpio_cfg[board].rs232_en) {
1197 gpio_direction_output(gpio_cfg[board].rs232_en,
1198 (hwconfig("rs232")) ? 0 : 1);
1202 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1203 gpio_direction_output(GP_MSATA_SEL,
1204 (hwconfig("msata")) ? 1 : 0);
1207 /* USBOTG Select (PCISKT or FrontPanel) */
1208 if (gpio_cfg[board].usb_sel) {
1209 gpio_direction_output(gpio_cfg[board].usb_sel,
1210 (hwconfig("usb_pcisel")) ? 1 : 0);
1214 * Configure DIO pinmux/padctl registers
1215 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1217 for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1218 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1219 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1220 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1222 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1224 sprintf(arg, "dio%d", i);
1227 s = hwconfig_subarg(arg, "padctrl", &len);
1229 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
1230 & 0x1ffff) | MUX_MODE_SION;
1232 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1234 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i,
1235 (cfg->gpio_param/32)+1,
1239 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1241 gpio_requestf(cfg->gpio_param, "dio%d", i);
1242 gpio_direction_input(cfg->gpio_param);
1243 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1245 if (!cfg->pwm_param) {
1246 printf("DIO%d: Error: pwm config invalid\n",
1251 printf("DIO%d: pwm%d\n", i, cfg->pwm_param);
1252 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1253 MUX_PAD_CTRL(ctrl));
1258 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1259 printf("MSATA: %s\n", (hwconfig("msata") ?
1260 "enabled" : "disabled"));
1262 if (gpio_cfg[board].rs232_en) {
1263 printf("RS232: %s\n", (hwconfig("rs232")) ?
1264 "enabled" : "disabled");
1269 /* setup board specific PMIC */
1270 void setup_pmic(void)
1273 struct ventana_board_info ventana_info;
1274 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1275 const int i2c_pmic = 1;
1278 i2c_set_bus_num(i2c_pmic);
1280 /* configure PFUZE100 PMIC */
1281 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1282 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1283 power_pfuze100_init(i2c_pmic);
1284 p = pmic_get("PFUZE100");
1285 if (p && !pmic_probe(p)) {
1286 pmic_reg_read(p, PFUZE100_DEVICEID, ®);
1287 printf("PMIC: PFUZE100 ID=0x%02x\n", reg);
1289 /* Set VGEN1 to 1.5V and enable */
1290 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®);
1291 reg &= ~(LDO_VOL_MASK);
1292 reg |= (LDOA_1_50V | LDO_EN);
1293 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1295 /* Set SWBST to 5.0V and enable */
1296 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®);
1297 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1298 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1299 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1303 /* configure LTC3676 PMIC */
1304 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1305 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1306 power_ltc3676_init(i2c_pmic);
1307 p = pmic_get("LTC3676_PMIC");
1308 if (!p || pmic_probe(p))
1310 puts("PMIC: LTC3676\n");
1312 * set board-specific scalar for max CPU frequency
1313 * per CPU based on the LDO enabled Operating Ranges
1314 * defined in the respective IMX6DQ and IMX6SDL
1315 * datasheets. The voltage resulting from the R1/R2
1316 * feedback inputs on Ventana is 1308mV. Note that this
1317 * is a bit shy of the Vmin of 1350mV in the datasheet
1318 * for LDO enabled mode but is as high as we can go.
1322 /* mask PGOOD during SW3 transition */
1323 pmic_reg_write(p, LTC3676_DVB3B,
1324 0x1f | LTC3676_PGOOD_MASK);
1325 /* set SW3 (VDD_ARM) */
1326 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1329 /* mask PGOOD during SW1 transition */
1330 pmic_reg_write(p, LTC3676_DVB3B,
1331 0x1f | LTC3676_PGOOD_MASK);
1332 /* set SW3 (VDD_ARM) */
1333 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1335 /* mask PGOOD during SW4 transition */
1336 pmic_reg_write(p, LTC3676_DVB4B,
1337 0x1f | LTC3676_PGOOD_MASK);
1338 /* set SW4 (VDD_SOC) */
1339 pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1342 /* mask PGOOD during SW1 transition */
1343 pmic_reg_write(p, LTC3676_DVB1B,
1344 0x1f | LTC3676_PGOOD_MASK);
1345 /* set SW1 (VDD_SOC) */
1346 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1348 /* mask PGOOD during SW3 transition */
1349 pmic_reg_write(p, LTC3676_DVB3B,
1350 0x1f | LTC3676_PGOOD_MASK);
1351 /* set SW3 (VDD_ARM) */
1352 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1357 #ifdef CONFIG_FSL_ESDHC
1358 static struct fsl_esdhc_cfg usdhc_cfg[2];
1360 int board_mmc_init(bd_t *bis)
1362 struct ventana_board_info ventana_info;
1363 int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1366 switch (board_type) {
1371 /* usdhc3: 4bit microSD */
1372 SETUP_IOMUX_PADS(usdhc3_pads);
1373 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1374 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1375 usdhc_cfg[0].max_bus_width = 4;
1376 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1378 /* usdhc2: 8-bit eMMC */
1379 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1380 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1381 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1382 usdhc_cfg[0].max_bus_width = 8;
1383 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1386 /* usdhc3: 4-bit microSD */
1387 SETUP_IOMUX_PADS(usdhc3_pads);
1388 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1389 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1390 usdhc_cfg[1].max_bus_width = 4;
1391 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1393 /* usdhc3: 8-bit eMMC */
1394 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1395 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1396 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1397 usdhc_cfg[0].max_bus_width = 8;
1398 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1401 /* usdhc2: 4-bit microSD */
1402 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1403 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1404 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1405 usdhc_cfg[1].max_bus_width = 4;
1406 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1408 /* usdhc3: 8bit eMMC */
1409 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1410 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1411 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1412 usdhc_cfg[0].max_bus_width = 8;
1413 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1415 /* doesn't have MMC */
1420 int board_mmc_getcd(struct mmc *mmc)
1422 struct ventana_board_info ventana_info;
1423 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1424 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1425 int gpio = gpio_cfg[board].mmc_cd;
1430 /* emmc is always present */
1431 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1436 /* emmc is always present */
1437 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1443 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1444 return !gpio_get_value(gpio);
1450 #endif /* CONFIG_FSL_ESDHC */