git.sur5r.net Git - u-boot/blob - board/lg/sniper/sniper.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * LG Optimus Black codename sniper board
   4  *
   5  * Copyright (C) 2015 Paul Kocialkowski <contact@paulk.fr>
   6  */
   7
   8 #ifndef _SNIPER_H_
   9 #define _SNIPER_H_
  10
  11 #include <asm/arch/mux.h>
  12
  13 #define MUX_SNIPER() \
  14         /* SDRC */ \
  15         MUX_VAL(CP(SDRC_D0),            (IEN  | PTD | DIS | M0)) /* sdrc_d0 */\
  16         MUX_VAL(CP(SDRC_D1),            (IEN  | PTD | DIS | M0)) /* sdrc_d1 */\
  17         MUX_VAL(CP(SDRC_D2),            (IEN  | PTD | DIS | M0)) /* sdrc_d2 */\
  18         MUX_VAL(CP(SDRC_D3),            (IEN  | PTD | DIS | M0)) /* sdrc_d3 */\
  19         MUX_VAL(CP(SDRC_D4),            (IEN  | PTD | DIS | M0)) /* sdrc_d4 */\
  20         MUX_VAL(CP(SDRC_D5),            (IEN  | PTD | DIS | M0)) /* sdrc_d5 */\
  21         MUX_VAL(CP(SDRC_D6),            (IEN  | PTD | DIS | M0)) /* sdrc_d6 */\
  22         MUX_VAL(CP(SDRC_D7),            (IEN  | PTD | DIS | M0)) /* sdrc_d7 */\
  23         MUX_VAL(CP(SDRC_D8),            (IEN  | PTD | DIS | M0)) /* sdrc_d8 */\
  24         MUX_VAL(CP(SDRC_D9),            (IEN  | PTD | DIS | M0)) /* sdrc_d9 */\
  25         MUX_VAL(CP(SDRC_D10),           (IEN  | PTD | DIS | M0)) /* sdrc_d10 */\
  26         MUX_VAL(CP(SDRC_D11),           (IEN  | PTD | DIS | M0)) /* sdrc_d11 */\
  27         MUX_VAL(CP(SDRC_D12),           (IEN  | PTD | DIS | M0)) /* sdrc_d12 */\
  28         MUX_VAL(CP(SDRC_D13),           (IEN  | PTD | DIS | M0)) /* sdrc_d13 */\
  29         MUX_VAL(CP(SDRC_D14),           (IEN  | PTD | DIS | M0)) /* sdrc_d14 */\
  30         MUX_VAL(CP(SDRC_D15),           (IEN  | PTD | DIS | M0)) /* sdrc_d15 */\
  31         MUX_VAL(CP(SDRC_D16),           (IEN  | PTD | DIS | M0)) /* sdrc_d16 */\
  32         MUX_VAL(CP(SDRC_D17),           (IEN  | PTD | DIS | M0)) /* sdrc_d17 */\
  33         MUX_VAL(CP(SDRC_D18),           (IEN  | PTD | DIS | M0)) /* sdrc_d18 */\
  34         MUX_VAL(CP(SDRC_D19),           (IEN  | PTD | DIS | M0)) /* sdrc_d19 */\
  35         MUX_VAL(CP(SDRC_D20),           (IEN  | PTD | DIS | M0)) /* sdrc_d20 */\
  36         MUX_VAL(CP(SDRC_D21),           (IEN  | PTD | DIS | M0)) /* sdrc_d21 */\
  37         MUX_VAL(CP(SDRC_D22),           (IEN  | PTD | DIS | M0)) /* sdrc_d22 */\
  38         MUX_VAL(CP(SDRC_D23),           (IEN  | PTD | DIS | M0)) /* sdrc_d23 */\
  39         MUX_VAL(CP(SDRC_D24),           (IEN  | PTD | DIS | M0)) /* sdrc_d24 */\
  40         MUX_VAL(CP(SDRC_D25),           (IEN  | PTD | DIS | M0)) /* sdrc_d25 */\
  41         MUX_VAL(CP(SDRC_D26),           (IEN  | PTD | DIS | M0)) /* sdrc_d26 */\
  42         MUX_VAL(CP(SDRC_D27),           (IEN  | PTD | DIS | M0)) /* sdrc_d27 */\
  43         MUX_VAL(CP(SDRC_D28),           (IEN  | PTD | DIS | M0)) /* sdrc_d28 */\
  44         MUX_VAL(CP(SDRC_D29),           (IEN  | PTD | DIS | M0)) /* sdrc_d29 */\
  45         MUX_VAL(CP(SDRC_D30),           (IEN  | PTD | DIS | M0)) /* sdrc_d30 */\
  46         MUX_VAL(CP(SDRC_D31),           (IEN  | PTD | DIS | M0)) /* sdrc_d31 */\
  47         MUX_VAL(CP(SDRC_CLK),           (IEN  | PTD | DIS | M0)) /* sdrc_clk */\
  48         MUX_VAL(CP(SDRC_DQS0),          (IEN  | PTD | DIS | M0)) /* sdrc_dqs0 */\
  49         MUX_VAL(CP(SDRC_DQS1),          (IEN  | PTD | DIS | M0)) /* sdrc_dqs1 */\
  50         MUX_VAL(CP(SDRC_DQS2),          (IEN  | PTD | DIS | M0)) /* sdrc_dqs2 */\
  51         MUX_VAL(CP(SDRC_DQS3),          (IEN  | PTD | DIS | M0)) /* sdrc_dqs3 */ \
  52         /* GPMC */ \
  53         MUX_VAL(CP(GPMC_A1),            (IDIS | PTD | DIS | M4)) /* gpio_34 */ \
  54         MUX_VAL(CP(GPMC_A2),            (IEN  | PTD | DIS | M4)) /* gpio_35 */ \
  55         MUX_VAL(CP(GPMC_A3),            (IDIS | PTD | DIS | M4)) /* gpio_36 */ \
  56         MUX_VAL(CP(GPMC_A4),            (IDIS | PTD | DIS | M4)) /* gpio_37 */\
  57         MUX_VAL(CP(GPMC_A5),            (IEN  | PTD | DIS | M4)) /* gpio_38 */\
  58         MUX_VAL(CP(GPMC_A6),            (IDIS | PTD | DIS | M4)) /* gpio_39 */\
  59         MUX_VAL(CP(GPMC_A7),            (IEN  | PTD | DIS | M4)) /* gpio_40 */\
  60         MUX_VAL(CP(GPMC_A8),            (IEN  | PTD | DIS | M4)) /* gpio_41 */\
  61         MUX_VAL(CP(GPMC_A9),            (IEN  | PTD | EN  | M4)) /* gpio_42 */\
  62         MUX_VAL(CP(GPMC_A10),           (IEN  | PTD | DIS | M4)) /* gpio_43 */\
  63         MUX_VAL(CP(GPMC_D0),            (IEN  | PTD | DIS | M0)) /* gpmc_d0 */ \
  64         MUX_VAL(CP(GPMC_D1),            (IEN  | PTD | DIS | M0)) /* gpmc_d1 */ \
  65         MUX_VAL(CP(GPMC_D2),            (IEN  | PTD | DIS | M0)) /* gpmc_d2 */ \
  66         MUX_VAL(CP(GPMC_D3),            (IEN  | PTD | DIS | M0)) /* gpmc_d3 */ \
  67         MUX_VAL(CP(GPMC_D4),            (IEN  | PTD | DIS | M0)) /* gpmc_d4 */ \
  68         MUX_VAL(CP(GPMC_D5),            (IEN  | PTD | DIS | M0)) /* gpmc_d5 */ \
  69         MUX_VAL(CP(GPMC_D6),            (IEN  | PTD | DIS | M0)) /* gpmc_d6 */ \
  70         MUX_VAL(CP(GPMC_D7),            (IEN  | PTD | DIS | M0)) /* gpmc_d7 */ \
  71         MUX_VAL(CP(GPMC_D8),            (IEN  | PTD | DIS | M0)) /* gpmc_d8 */ \
  72         MUX_VAL(CP(GPMC_D9),            (IEN  | PTD | DIS | M0)) /* gpmc_d9 */ \
  73         MUX_VAL(CP(GPMC_D10),           (IEN  | PTD | DIS | M0)) /* gpmc_d10 */ \
  74         MUX_VAL(CP(GPMC_D11),           (IEN  | PTD | DIS | M0)) /* gpmc_d11 */ \
  75         MUX_VAL(CP(GPMC_D12),           (IEN  | PTD | DIS | M0)) /* gpmc_d12 */ \
  76         MUX_VAL(CP(GPMC_D13),           (IEN  | PTD | DIS | M0)) /* gpmc_d13 */ \
  77         MUX_VAL(CP(GPMC_D14),           (IEN  | PTD | DIS | M0)) /* gpmc_d14 */ \
  78         MUX_VAL(CP(GPMC_NCS0),          (IDIS | PTD | DIS | M7)) \
  79         MUX_VAL(CP(GPMC_NCS1),          (IDIS | PTD | DIS | M4)) /* gpio_52 */ \
  80         MUX_VAL(CP(GPMC_NCS2),          (IEN  | PTD | DIS | M4)) /* gpio_53 */ \
  81         MUX_VAL(CP(GPMC_NCS3),          (IDIS | PTD | DIS | M4)) /* gpio_54 */ \
  82         MUX_VAL(CP(GPMC_NCS4),          (IDIS | PTD | DIS | M4)) /* gpio_55 */ \
  83         MUX_VAL(CP(GPMC_NCS5),          (IDIS | PTD | DIS | M3)) /* gpio_56 */ \
  84         MUX_VAL(CP(GPMC_NCS6),          (IDIS | PTD | DIS | M4)) /* gpio_57 */ \
  85         MUX_VAL(CP(GPMC_NCS7),          (IEN  | PTD | DIS | M4)) /* gpio_58 */ \
  86         MUX_VAL(CP(GPMC_CLK),           (IDIS | PTD | DIS | M7)) /* safe_mode */ \
  87         MUX_VAL(CP(GPMC_NADV_ALE),      (IDIS | PTD | DIS | M7)) \
  88         MUX_VAL(CP(GPMC_NOE),           (IDIS | PTD | DIS | M7)) \
  89         MUX_VAL(CP(GPMC_NWE),           (IDIS | PTD | DIS | M7)) \
  90         MUX_VAL(CP(GPMC_NBE0_CLE),      (IDIS | PTD | DIS | M4)) /* gpio_60 */ \
  91         MUX_VAL(CP(GPMC_NBE1),          (IDIS | PTD | DIS | M4)) /* gpio_61 */ \
  92         MUX_VAL(CP(GPMC_NWP),           (IDIS | PTD | DIS | M4)) /* gpio_62 */ \
  93         MUX_VAL(CP(GPMC_WAIT0),         (IEN  | PTU | EN  | M4)) \
  94         MUX_VAL(CP(GPMC_WAIT1),         (IEN  | PTD | DIS | M4)) /* gpio_63 */ \
  95         MUX_VAL(CP(GPMC_WAIT2),         (IDIS | PTD | DIS | M2)) /* gpio_64 */ \
  96         MUX_VAL(CP(GPMC_WAIT3),         (IEN  | PTD | DIS | M2)) /* gpio_65 */ \
  97         /* DSS */ \
  98         MUX_VAL(CP(DSS_PCLK),           (IEN  | PTD | EN  | M7)) /* safe_mode */ \
  99         MUX_VAL(CP(DSS_HSYNC),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 100         MUX_VAL(CP(DSS_VSYNC),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 101         MUX_VAL(CP(DSS_ACBIAS),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 102         MUX_VAL(CP(DSS_DATA0),          (IDIS | PTD | DIS | M1)) /* dsi_dx0 */ \
 103         MUX_VAL(CP(DSS_DATA1),          (IDIS | PTD | DIS | M1)) /* dsi_dy0 */ \
 104         MUX_VAL(CP(DSS_DATA2),          (IDIS | PTD | DIS | M1)) /* dsi_dx1 */ \
 105         MUX_VAL(CP(DSS_DATA3),          (IDIS | PTD | DIS | M1)) /* dsi_dy1 */ \
 106         MUX_VAL(CP(DSS_DATA4),          (IDIS | PTD | DIS | M1)) /* dsi_dx2 */ \
 107         MUX_VAL(CP(DSS_DATA5),          (IDIS | PTD | DIS | M1)) /* dsi_dy2 */ \
 108         MUX_VAL(CP(DSS_DATA6),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 109         MUX_VAL(CP(DSS_DATA7),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 110         MUX_VAL(CP(DSS_DATA8),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 111         MUX_VAL(CP(DSS_DATA9),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 112         MUX_VAL(CP(DSS_DATA10),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 113         MUX_VAL(CP(DSS_DATA11),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 114         MUX_VAL(CP(DSS_DATA12),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 115         MUX_VAL(CP(DSS_DATA13),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 116         MUX_VAL(CP(DSS_DATA14),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 117         MUX_VAL(CP(DSS_DATA15),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 118         MUX_VAL(CP(DSS_DATA16),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 119         MUX_VAL(CP(DSS_DATA17),         (IDIS | PTD | DIS | M4)) /* gpio_87 */ \
 120         MUX_VAL(CP(DSS_DATA18),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 121         MUX_VAL(CP(DSS_DATA19),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 122         MUX_VAL(CP(DSS_DATA20),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 123         MUX_VAL(CP(DSS_DATA21),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 124         MUX_VAL(CP(DSS_DATA22),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 125         MUX_VAL(CP(DSS_DATA23),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 126         /* CAM */ \
 127         MUX_VAL(CP(CAM_HS),             (IEN  | PTD | EN  | M0)) /* cam_hs */ \
 128         MUX_VAL(CP(CAM_VS),             (IEN  | PTD | EN  | M0)) /* cam_vs */ \
 129         MUX_VAL(CP(CAM_XCLKA),          (IDIS | PTD | DIS | M0)) /* cam_xclka */ \
 130         MUX_VAL(CP(CAM_PCLK),           (IEN  | PTD | EN  | M0)) /* cam_pclk */ \
 131         MUX_VAL(CP(CAM_FLD),            (IDIS | PTD | DIS | M4)) /* gpio_98 */ \
 132         MUX_VAL(CP(CAM_D0),             (IEN  | PTD | DIS | M2)) /* csi2_dx2 */ \
 133         MUX_VAL(CP(CAM_D1),             (IEN  | PTD | DIS | M2)) /* csi2_dy2 */ \
 134         MUX_VAL(CP(CAM_D2),             (IDIS | PTD | EN  | M4)) /* gpio_101 */ \
 135         MUX_VAL(CP(CAM_D3),             (IDIS | PTD | DIS | M7)) /* safe_mode */ \
 136         MUX_VAL(CP(CAM_D4),             (IEN  | PTD | DIS | M0)) /* cam_d4 */ \
 137         MUX_VAL(CP(CAM_D5),             (IEN  | PTD | DIS | M0)) /* cam_d5 */ \
 138         MUX_VAL(CP(CAM_D6),             (IEN  | PTD | DIS | M0)) /* cam_d6 */ \
 139         MUX_VAL(CP(CAM_D7),             (IEN  | PTD | DIS | M0)) /* cam_d7 */ \
 140         MUX_VAL(CP(CAM_D8),             (IEN  | PTD | DIS | M0)) /* cam_d8 */ \
 141         MUX_VAL(CP(CAM_D9),             (IEN  | PTD | DIS | M0)) /* cam_d9 */ \
 142         MUX_VAL(CP(CAM_D10),            (IEN  | PTD | DIS | M0)) /* cam_d10 */ \
 143         MUX_VAL(CP(CAM_D11),            (IEN  | PTD | DIS | M0)) /* cam_d11 */ \
 144         MUX_VAL(CP(CAM_XCLKB),          (IEN  | PTD | DIS | M0)) /* cam_xclkb */ \
 145         MUX_VAL(CP(CAM_WEN),            (IDIS | PTD | DIS | M4)) /* gpio_167 */ \
 146         MUX_VAL(CP(CAM_STROBE),         (IEN  | PTD | DIS | M7)) /* safe_mode */ \
 147         /* CSI2 */ \
 148         MUX_VAL(CP(CSI2_DX0),           (IEN  | PTD | DIS | M0)) /* csi2_dx0 */ \
 149         MUX_VAL(CP(CSI2_DY0),           (IEN  | PTD | DIS | M0)) /* csi2_dy0 */ \
 150         MUX_VAL(CP(CSI2_DX1),           (IEN  | PTD | DIS | M0)) /* csi2_dx1 */ \
 151         MUX_VAL(CP(CSI2_DY1),           (IEN  | PTD | DIS | M0)) /* csi2_dy1 */ \
 152         /* MCBSP2 */ \
 153         MUX_VAL(CP(MCBSP2_FSX),         (IEN  | PTD | DIS | M0)) /* mcbsp2_fsx */ \
 154         MUX_VAL(CP(MCBSP2_CLKX),        (IEN  | PTD | DIS | M0)) /* mcbsp2_clkx */ \
 155         MUX_VAL(CP(MCBSP2_DR),          (IEN  | PTD | DIS | M0)) /* mcbsp2_dr */ \
 156         MUX_VAL(CP(MCBSP2_DX),          (IDIS | PTD | DIS | M0)) /* mcbsp2_dx */ \
 157         /* MMC1 */ \
 158         MUX_VAL(CP(MMC1_CLK),           (IEN  | PTD | DIS | M0)) /* mmc1_clk */ \
 159         MUX_VAL(CP(MMC1_CMD),           (IEN  | PTD | DIS | M0)) /* mmc1_cmd */ \
 160         MUX_VAL(CP(MMC1_DAT0),          (IEN  | PTD | DIS | M0)) /* mmc1_dat0 */ \
 161         MUX_VAL(CP(MMC1_DAT1),          (IEN  | PTD | DIS | M0)) /* mmc1_dat1 */ \
 162         MUX_VAL(CP(MMC1_DAT2),          (IEN  | PTD | DIS | M0)) /* mmc1_dat2 */ \
 163         MUX_VAL(CP(MMC1_DAT3),          (IEN  | PTD | DIS | M0)) /* mmc1_dat3 */ \
 164         MUX_VAL(CP(MMC1_DAT4),          (IEN  | PTD | DIS | M7)) /* safe_mode */ \
 165         MUX_VAL(CP(MMC1_DAT5),          (IEN  | PTD | DIS | M7)) /* safe_mode */ \
 166         MUX_VAL(CP(MMC1_DAT6),          (IEN  | PTD | DIS | M7)) /* safe_mode */ \
 167         MUX_VAL(CP(MMC1_DAT7),          (IEN  | PTD | DIS | M7)) /* safe_mode */ \
 168         /* MMC2 */ \
 169         MUX_VAL(CP(MMC2_CLK),           (IEN  | PTD | DIS | M0)) /* mmc2_clk */ \
 170         MUX_VAL(CP(MMC2_CMD),           (IEN  | PTD | DIS | M0)) /* mmc2_cmd */ \
 171         MUX_VAL(CP(MMC2_DAT0),          (IEN  | PTD | DIS | M0)) /* mmc2_dat0 */ \
 172         MUX_VAL(CP(MMC2_DAT1),          (IEN  | PTD | DIS | M0)) /* mmc2_dat1 */ \
 173         MUX_VAL(CP(MMC2_DAT2),          (IEN  | PTD | DIS | M0)) /* mmc2_dat2 */ \
 174         MUX_VAL(CP(MMC2_DAT3),          (IEN  | PTD | DIS | M0)) /* mmc2_dat3 */ \
 175         MUX_VAL(CP(MMC2_DAT4),          (IEN  | PTD | DIS | M0)) /* mmc2_dat4 */ \
 176         MUX_VAL(CP(MMC2_DAT5),          (IEN  | PTD | DIS | M0)) /* mmc2_dat5 */ \
 177         MUX_VAL(CP(MMC2_DAT6),          (IEN  | PTD | DIS | M0)) /* mmc2_dat6 */ \
 178         MUX_VAL(CP(MMC2_DAT7),          (IEN  | PTD | DIS | M0)) /* mmc2_dat7 */ \
 179         /* MCBSP3 */ \
 180         MUX_VAL(CP(MCBSP3_DX),          (IDIS | PTD | DIS | M0)) /* mcbsp3_dx */ \
 181         MUX_VAL(CP(MCBSP3_DR),          (IEN  | PTD | DIS | M0)) /* mcbsp3_dr */ \
 182         MUX_VAL(CP(MCBSP3_CLKX),        (IEN  | PTD | DIS | M0)) /* mcbsp3_clkx */ \
 183         MUX_VAL(CP(MCBSP3_FSX),         (IEN  | PTD | DIS | M0)) /* mcbsp3_fsx */ \
 184         /* UART2 */ \
 185         MUX_VAL(CP(UART2_CTS),          (IEN  | PTD | DIS | M0)) /* uart2_cts */ \
 186         MUX_VAL(CP(UART2_RTS),          (IDIS | PTD | DIS | M0)) /* uart2_rts */ \
 187         MUX_VAL(CP(UART2_TX),           (IDIS | PTD | DIS | M0)) /* uart2_tx */ \
 188         MUX_VAL(CP(UART2_RX),           (IEN  | PTD | DIS | M0)) /* uart2_rx */ \
 189         /* UART1 */ \
 190         MUX_VAL(CP(UART1_TX),           (IDIS | PTD | DIS | M0)) /* uart1_tx */ \
 191         MUX_VAL(CP(UART1_RTS),          (IDIS | PTD | DIS | M0)) /* uart1_rts */ \
 192         MUX_VAL(CP(UART1_CTS),          (IEN  | PTD | DIS | M0)) /* uart1_cts */ \
 193         MUX_VAL(CP(UART1_RX),           (IEN  | PTD | DIS | M0)) /* uart1_rx */ \
 194         /* MCBSP4 */ \
 195         MUX_VAL(CP(MCBSP4_CLKX),        (IDIS | PTD | DIS | M4)) /* gpio_152 */ \
 196         MUX_VAL(CP(MCBSP4_DR),          (IDIS | PTD | DIS | M4)) /* gpio_153 */ \
 197         MUX_VAL(CP(MCBSP4_DX),          (IDIS | PTD | DIS | M4)) /* gpio_154 */ \
 198         MUX_VAL(CP(MCBSP4_FSX),         (IDIS | PTD | DIS | M4)) /* gpio_155 */ \
 199         /* MCBSP1 */ \
 200         MUX_VAL(CP(MCBSP1_CLKR),        (IEN  | PTD | DIS | M0)) /* mcbsp1_clkr */ \
 201         MUX_VAL(CP(MCBSP1_FSR),         (IEN  | PTD | DIS | M0)) /* mcbsp1_fsr */ \
 202         MUX_VAL(CP(MCBSP1_DX),          (IDIS | PTD | DIS | M0)) /* mcbsp1_dx */ \
 203         MUX_VAL(CP(MCBSP1_DR),          (IEN  | PTD | DIS | M0)) /* mcbsp1_dr */ \
 204         MUX_VAL(CP(MCBSP_CLKS),         (IDIS | PTD | DIS | M7)) /* safe_mode */ \
 205         MUX_VAL(CP(MCBSP1_FSX),         (IDIS | PTD | DIS | M4)) /* gpio_161 */ \
 206         MUX_VAL(CP(MCBSP1_CLKX),        (IDIS | PTD | DIS | M4)) /* gpio_162 */ \
 207         /* UART3 */ \
 208         MUX_VAL(CP(UART3_CTS_RCTX),     (IEN  | PTD | EN  | M4)) /* gpio_163 */ \
 209         MUX_VAL(CP(UART3_RTS_SD),       (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 210         MUX_VAL(CP(UART3_RX_IRRX),      (IEN  | PTD | DIS | M0)) /* uart3_rx_irrx */ \
 211         MUX_VAL(CP(UART3_TX_IRTX),      (IDIS | PTD | DIS | M0)) /* uart3_tx_irtx */ \
 212         /* HSUSB0 */ \
 213         MUX_VAL(CP(HSUSB0_CLK),         (IEN  | PTD | EN  | M0)) /* hsusb0_clk */\
 214         MUX_VAL(CP(HSUSB0_STP),         (IDIS | PTD | DIS | M0)) /* hsusb0_stp */\
 215         MUX_VAL(CP(HSUSB0_DIR),         (IEN  | PTD | EN  | M0)) /* hsusb0_dir */\
 216         MUX_VAL(CP(HSUSB0_NXT),         (IEN  | PTD | EN  | M0)) /* hsusb0_nxt */\
 217         MUX_VAL(CP(HSUSB0_DATA0),       (IEN  | PTD | EN  | M0)) /* hsusb0_data0 */\
 218         MUX_VAL(CP(HSUSB0_DATA1),       (IEN  | PTD | EN  | M0)) /* hsusb0_data1 */\
 219         MUX_VAL(CP(HSUSB0_DATA2),       (IEN  | PTD | EN  | M0)) /* hsusb0_data2 */\
 220         MUX_VAL(CP(HSUSB0_DATA3),       (IEN  | PTD | EN  | M0)) /* hsusb0_data3 */\
 221         MUX_VAL(CP(HSUSB0_DATA4),       (IEN  | PTD | EN  | M0)) /* hsusb0_data4 */\
 222         MUX_VAL(CP(HSUSB0_DATA5),       (IEN  | PTD | EN  | M0)) /* hsusb0_data5 */\
 223         MUX_VAL(CP(HSUSB0_DATA6),       (IEN  | PTD | EN  | M0)) /* hsusb0_data6 */\
 224         MUX_VAL(CP(HSUSB0_DATA7),       (IEN  | PTD | EN  | M0)) /* hsusb0_data7 */ \
 225         /* I2C1 */ \
 226         MUX_VAL(CP(I2C1_SCL),           (IEN  | PTU | EN  | M0)) /* i2c1_scl */ \
 227         MUX_VAL(CP(I2C1_SDA),           (IEN  | PTU | EN  | M0)) /* i2c1_sda */ \
 228         /* I2C2 */ \
 229         MUX_VAL(CP(I2C2_SCL),           (IEN  | PTD | DIS | M0)) /* i2c2_scl */ \
 230         MUX_VAL(CP(I2C2_SDA),           (IEN  | PTD | DIS | M0)) /* i2c2_sda */ \
 231         /* I2C3 */ \
 232         MUX_VAL(CP(I2C3_SCL),           (IEN  | PTD | DIS | M0)) /* i2c3_scl */ \
 233         MUX_VAL(CP(I2C3_SDA),           (IEN  | PTD | DIS | M0)) /* i2c3_sda */ \
 234         /* I2C4 */ \
 235         MUX_VAL(CP(I2C4_SCL),           (IEN  | PTU | EN  | M0)) /* i2c4_scl */ \
 236         MUX_VAL(CP(I2C4_SDA),           (IEN  | PTU | EN  | M0)) /* i2c4_sda */ \
 237         /* HDQ */ \
 238         MUX_VAL(CP(HDQ_SIO),            (IEN  | PTD | EN  | M4)) /* gpio_170 */ \
 239         /* MCSPI1 */ \
 240         MUX_VAL(CP(MCSPI1_CLK),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 241         MUX_VAL(CP(MCSPI1_SIMO),        (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 242         MUX_VAL(CP(MCSPI1_SOMI),        (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 243         MUX_VAL(CP(MCSPI1_CS0),         (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 244         MUX_VAL(CP(MCSPI1_CS1),         (IEN  | PTD | DIS | M4)) /* gpio_175 */ \
 245         MUX_VAL(CP(MCSPI1_CS2),         (IEN  | PTD | DIS | M4)) /* gpio_176 */ \
 246         MUX_VAL(CP(MCSPI1_CS3),         (IDIS | PTD | DIS | M4)) /* gpio_177 */ \
 247         MUX_VAL(CP(MCSPI2_CLK),         (IEN  | PTD | EN  | M0)) /* mcspi2_clk */ \
 248         MUX_VAL(CP(MCSPI2_SIMO),        (IDIS | PTD | DIS | M0)) /* mcspi2_simo */ \
 249         MUX_VAL(CP(MCSPI2_SOMI),        (IEN  | PTD | DIS | M0)) /* mcspi2_somi */ \
 250         MUX_VAL(CP(MCSPI2_CS0),         (IDIS | PTD | DIS | M4)) /* gpio_181 */ \
 251         MUX_VAL(CP(MCSPI2_CS1),         (IDIS | PTD | DIS | M4)) /* gpio_182 */ \
 252         /* SYS */ \
 253         MUX_VAL(CP(SYS_32K),            (IEN  | PTD | DIS | M0)) /* sys_32k */ \
 254         MUX_VAL(CP(SYS_CLKREQ),         (IEN  | PTD | DIS | M0)) /* sys_clkreq */ \
 255         MUX_VAL(CP(SYS_NIRQ),           (IEN  | PTU | EN  | M0)) /* sys_nirq */ \
 256         MUX_VAL(CP(SYS_BOOT0),          (IEN  | PTU | EN  | M7)) /* safe_mode */ \
 257         MUX_VAL(CP(SYS_BOOT1),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 258         MUX_VAL(CP(SYS_BOOT2),          (IEN  | PTU | EN  | M7)) /* safe_mode */ \
 259         MUX_VAL(CP(SYS_BOOT3),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 260         MUX_VAL(CP(SYS_BOOT4),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 261         MUX_VAL(CP(SYS_BOOT5),          (IEN  | PTD | EN  | M7)) /* safe_mode */ \
 262         MUX_VAL(CP(SYS_BOOT6),          (IEN  | PTU | EN  | M7)) /* safe_mode */ \
 263         MUX_VAL(CP(SYS_OFF_MODE),       (IDIS | PTD | DIS | M0)) /* sys_off_mode */ \
 264         MUX_VAL(CP(SYS_CLKOUT1),        (IEN  | PTD | DIS | M4)) /* gpio_10 */ \
 265         MUX_VAL(CP(SYS_CLKOUT2),        (IDIS | PTD | EN  | M7)) /* safe_mode */ \
 266         /* JTAG */ \
 267         MUX_VAL(CP(JTAG_NTRST),         (IEN  | PTD | DIS | M0)) /* jtag_ntrst */ \
 268         MUX_VAL(CP(JTAG_TCK),           (IEN  | PTD | DIS | M0)) /* jtag_tck */ \
 269         MUX_VAL(CP(JTAG_TMS),           (IEN  | PTU | EN  | M0)) /* jtag_tms */ \
 270         MUX_VAL(CP(JTAG_TDI),           (IEN  | PTU | EN  | M0)) /* jtag_tdi */ \
 271         MUX_VAL(CP(JTAG_EMU0),          (IEN  | PTD | DIS | M0)) /* jtag_emu0 */ \
 272         MUX_VAL(CP(JTAG_EMU1),          (IEN  | PTD | DIS | M0)) /* jtag_emu1 */ \
 273         /* ETK */ \
 274         MUX_VAL(CP(ETK_CLK_ES2),        (IEN  | PTD | DIS | M2)) /* sdmmc3_clk */ \
 275         MUX_VAL(CP(ETK_CTL_ES2),        (IEN  | PTU | EN  | M2)) /* sdmmc3_cmd */ \
 276         MUX_VAL(CP(ETK_D0_ES2),         (IEN  | PTD | EN  | M4)) /* gpio_14 */ \
 277         MUX_VAL(CP(ETK_D1_ES2),         (IEN  | PTD | DIS | M4)) /* gpio_15 */ \
 278         MUX_VAL(CP(ETK_D2_ES2),         (IEN  | PTD | DIS | M4)) /* gpio_16 */ \
 279         MUX_VAL(CP(ETK_D3_ES2),         (IEN  | PTD | DIS | M2)) /* sdmmc3_dat3 */ \
 280         MUX_VAL(CP(ETK_D4_ES2),         (IEN  | PTD | DIS | M2)) /* sdmmc3_dat0 */ \
 281         MUX_VAL(CP(ETK_D5_ES2),         (IEN  | PTD | DIS | M2)) /* sdmmc3_dat1 */ \
 282         MUX_VAL(CP(ETK_D6_ES2),         (IEN  | PTD | DIS | M2)) /* sdmmc3_dat2 */ \
 283         MUX_VAL(CP(ETK_D7_ES2),         (IEN  | PTD | EN  | M4)) /* gpio_21 */ \
 284         MUX_VAL(CP(ETK_D8_ES2),         (IDIS | PTD | DIS | M4)) /* gpio_22 */ \
 285         MUX_VAL(CP(ETK_D9_ES2),         (IDIS | PTD | DIS | M4)) /* gpio_23 */ \
 286         MUX_VAL(CP(ETK_D10_ES2),        (IEN  | PTD | EN  | M4)) /* gpio_24 */ \
 287         MUX_VAL(CP(ETK_D11_ES2),        (IDIS | PTD | DIS | M4)) /* gpio_25 */ \
 288         MUX_VAL(CP(ETK_D12_ES2),        (IDIS | PTD | DIS | M4)) /* gpio_26 */ \
 289         MUX_VAL(CP(ETK_D13_ES2),        (IDIS | PTD | DIS | M4)) /* gpio_27 */ \
 290         MUX_VAL(CP(ETK_D14_ES2),        (IEN  | PTU | EN  | M4)) /* gpio_28 */ \
 291         MUX_VAL(CP(ETK_D15_ES2),        (IEN  | PTU | EN  | M4)) /* gpio_29 */ \
 292         /* D2D */ \
 293         MUX_VAL(CP(D2D_MCAD0),          (IEN  | PTD | EN  | M0)) /* d2d_mcad0 */ \
 294         MUX_VAL(CP(D2D_MCAD1),          (IEN  | PTD | EN  | M0)) /* d2d_mcad1 */ \
 295         MUX_VAL(CP(D2D_MCAD2),          (IEN  | PTD | EN  | M0)) /* d2d_mcad2 */ \
 296         MUX_VAL(CP(D2D_MCAD3),          (IEN  | PTD | EN  | M0)) /* d2d_mcad3 */ \
 297         MUX_VAL(CP(D2D_MCAD4),          (IEN  | PTD | EN  | M0)) /* d2d_mcad4 */ \
 298         MUX_VAL(CP(D2D_MCAD5),          (IEN  | PTD | EN  | M0)) /* d2d_mcad5 */ \
 299         MUX_VAL(CP(D2D_MCAD6),          (IEN  | PTD | EN  | M0)) /* d2d_mcad6 */ \
 300         MUX_VAL(CP(D2D_MCAD7),          (IEN  | PTD | EN  | M0)) /* d2d_mcad7 */ \
 301         MUX_VAL(CP(D2D_MCAD8),          (IEN  | PTD | EN  | M0)) /* d2d_mcad8 */ \
 302         MUX_VAL(CP(D2D_MCAD9),          (IEN  | PTD | EN  | M0)) /* d2d_mcad9 */ \
 303         MUX_VAL(CP(D2D_MCAD10),         (IEN  | PTD | EN  | M0)) /* d2d_mcad10 */ \
 304         MUX_VAL(CP(D2D_MCAD11),         (IEN  | PTD | EN  | M0)) /* d2d_mcad11 */ \
 305         MUX_VAL(CP(D2D_MCAD12),         (IEN  | PTD | EN  | M0)) /* d2d_mcad12 */ \
 306         MUX_VAL(CP(D2D_MCAD13),         (IEN  | PTD | EN  | M0)) /* d2d_mcad13 */ \
 307         MUX_VAL(CP(D2D_MCAD14),         (IEN  | PTD | EN  | M0)) /* d2d_mcad14 */ \
 308         MUX_VAL(CP(D2D_MCAD15),         (IEN  | PTD | EN  | M0)) /* d2d_mcad15 */ \
 309         MUX_VAL(CP(D2D_MCAD16),         (IEN  | PTD | EN  | M0)) /* d2d_mcad16 */ \
 310         MUX_VAL(CP(D2D_MCAD17),         (IEN  | PTD | EN  | M0)) /* d2d_mcad17 */ \
 311         MUX_VAL(CP(D2D_MCAD18),         (IEN  | PTD | EN  | M0)) /* d2d_mcad18 */ \
 312         MUX_VAL(CP(D2D_MCAD19),         (IEN  | PTD | EN  | M0)) /* d2d_mcad19 */ \
 313         MUX_VAL(CP(D2D_MCAD20),         (IEN  | PTD | EN  | M0)) /* d2d_mcad20 */ \
 314         MUX_VAL(CP(D2D_MCAD21),         (IEN  | PTD | EN  | M0)) /* d2d_mcad21 */ \
 315         MUX_VAL(CP(D2D_MCAD22),         (IEN  | PTD | EN  | M0)) /* d2d_mcad22 */ \
 316         MUX_VAL(CP(D2D_MCAD23),         (IEN  | PTD | EN  | M0)) /* d2d_mcad23 */ \
 317         MUX_VAL(CP(D2D_MCAD24),         (IEN  | PTD | EN  | M0)) /* d2d_mcad24 */ \
 318         MUX_VAL(CP(D2D_MCAD25),         (IEN  | PTD | EN  | M0)) /* d2d_mcad25 */ \
 319         MUX_VAL(CP(D2D_MCAD26),         (IEN  | PTD | EN  | M0)) /* d2d_mcad26 */ \
 320         MUX_VAL(CP(D2D_MCAD27),         (IEN  | PTD | EN  | M0)) /* d2d_mcad27 */ \
 321         MUX_VAL(CP(D2D_MCAD28),         (IEN  | PTD | EN  | M0)) /* d2d_mcad28 */ \
 322         MUX_VAL(CP(D2D_MCAD29),         (IEN  | PTD | EN  | M0)) /* d2d_mcad29 */ \
 323         MUX_VAL(CP(D2D_MCAD30),         (IEN  | PTD | EN  | M0)) /* d2d_mcad30 */ \
 324         MUX_VAL(CP(D2D_MCAD31),         (IEN  | PTD | EN  | M0)) /* d2d_mcad31 */ \
 325         MUX_VAL(CP(D2D_MCAD32),         (IEN  | PTD | EN  | M0)) /* d2d_mcad32 */ \
 326         MUX_VAL(CP(D2D_MCAD33),         (IEN  | PTD | EN  | M0)) /* d2d_mcad33 */ \
 327         MUX_VAL(CP(D2D_MCAD34),         (IEN  | PTD | EN  | M0)) /* d2d_mcad34 */ \
 328         MUX_VAL(CP(D2D_MCAD35),         (IEN  | PTD | EN  | M0)) /* d2d_mcad35 */ \
 329         MUX_VAL(CP(D2D_MCAD36),         (IEN  | PTD | EN  | M0)) /* d2d_mcad36 */ \
 330         MUX_VAL(CP(D2D_CLK26MI),        (IDIS | PTD | DIS | M0)) /* d2d_clk26mi */ \
 331         MUX_VAL(CP(D2D_NRESPWRON),      (IEN  | PTU | EN  | M0)) /* d2d_nrespwron */ \
 332         MUX_VAL(CP(D2D_NRESWARM),       (IDIS | PTD | DIS | M0)) /* d2d_nreswarm */ \
 333         MUX_VAL(CP(D2D_ARM9NIRQ),       (IDIS | PTD | DIS | M0)) /* d2d_arm9nirq */ \
 334         MUX_VAL(CP(D2D_UMA2P6FIQ),      (IDIS | PTD | DIS | M0)) /* d2d_uma2p6fiq */ \
 335         MUX_VAL(CP(D2D_SPINT),          (IEN  | PTD | DIS | M0)) /* d2d_spint */ \
 336         MUX_VAL(CP(D2D_FRINT),          (IEN  | PTD | DIS | M0)) /* d2d_frint */ \
 337         MUX_VAL(CP(D2D_DMAREQ0),        (IDIS | PTD | DIS | M0)) /* d2d_dmareq0 */ \
 338         MUX_VAL(CP(D2D_DMAREQ1),        (IDIS | PTD | DIS | M0)) /* d2d_dmareq1 */ \
 339         MUX_VAL(CP(D2D_DMAREQ2),        (IDIS | PTD | DIS | M0)) /* d2d_dmareq2 */ \
 340         MUX_VAL(CP(D2D_DMAREQ3),        (IDIS | PTD | DIS | M0)) /* d2d_dmareq3 */ \
 341         MUX_VAL(CP(D2D_N3GTRST),        (IEN  | PTD | DIS | M0)) /* d2d_n3gtrst */ \
 342         MUX_VAL(CP(D2D_N3GTDI),         (IEN  | PTU | EN  | M0)) /* d2d_n3gtdi */ \
 343         MUX_VAL(CP(D2D_N3GTDO),         (IDIS | PTD | DIS | M0)) /* d2d_n3gtdo */ \
 344         MUX_VAL(CP(D2D_N3GTMS),         (IEN  | PTU | EN  | M0)) /* d2d_n3gtms */ \
 345         MUX_VAL(CP(D2D_N3GTCK),         (IEN  | PTD | DIS | M0)) /* d2d_n3gtck */ \
 346         MUX_VAL(CP(D2D_N3GRTCK),        (IEN  | PTD | DIS | M0)) /* d2d_n3grtck */ \
 347         MUX_VAL(CP(D2D_MSTDBY),         (IEN  | PTU | EN  | M0)) /* d2d_mstdby */ \
 348         MUX_VAL(CP(D2D_SWAKEUP),        (IEN  | PTD | EN  | M0)) /* d2d_swakeup */ \
 349         MUX_VAL(CP(D2D_IDLEREQ),        (IEN  | PTD | DIS | M0)) /* d2d_idlereq */ \
 350         MUX_VAL(CP(D2D_IDLEACK),        (IEN  | PTU | EN  | M0)) /* d2d_idleack */ \
 351         MUX_VAL(CP(D2D_MWRITE),         (IEN  | PTD | DIS | M0)) /* d2d_mwrite */ \
 352         MUX_VAL(CP(D2D_SWRITE),         (IEN  | PTD | DIS | M0)) /* d2d_swrite */ \
 353         MUX_VAL(CP(D2D_MREAD),          (IEN  | PTD | DIS | M0)) /* d2d_mread */ \
 354         MUX_VAL(CP(D2D_SREAD),          (IEN  | PTD | DIS | M0)) /* d2d_sread */ \
 355         MUX_VAL(CP(D2D_MBUSFLAG),       (IEN  | PTD | DIS | M0)) /* d2d_mbusflag */ \
 356         MUX_VAL(CP(D2D_SBUSFLAG),       (IEN  | PTD | DIS | M0)) /* d2d_sbusflag */ \
 357         MUX_VAL(CP(SDRC_CKE0),          (IDIS | PTD | DIS | M0)) /* sdrc_cke0 */ \
 358         MUX_VAL(CP(SDRC_CKE1),          (IDIS | PTD | DIS | M0)) /* sdrc_cke1 */ \
 359         MUX_VAL(CP(GPIO127),            (IEN  | PTD | DIS | M7)) /* safe_mode */ \
 360         MUX_VAL(CP(GPIO126),            (IDIS | PTD | DIS | M4)) /* gpio_126 */ \
 361         MUX_VAL(CP(GPIO128),            (IDIS | PTD | DIS | M4)) /* gpio_128 */ \
 362         MUX_VAL(CP(GPIO129),            (IEN  | PTD | DIS | M4)) /* gpio_129 */
 363
 364 #endif