]> git.sur5r.net Git - u-boot/blob - include/configs/PATI.h
e96fbc5aac9ad65747fb794bec902ea042208f33
[u-boot] / include / configs / PATI.h
1 /*
2  * (C) Copyright 2003
3  * Denis Peter d.peter@mpl.ch
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7
8 /*
9  * File:                PATI.h
10  */
11
12 #ifndef __CONFIG_H
13 #define __CONFIG_H
14
15 /*
16  * High Level Configuration Options
17  */
18
19 #define CONFIG_MPC555           1               /* This is an MPC555 CPU                */
20 #define CONFIG_PATI             1               /* ...On a PATI board   */
21
22 #define CONFIG_SYS_TEXT_BASE    0xFFF00000
23
24 /* Serial Console Configuration */
25 #define CONFIG_5xx_CONS_SCI1
26 #undef  CONFIG_5xx_CONS_SCI2
27
28 #define CONFIG_BAUDRATE         9600
29
30 /*
31  * BOOTP options
32  */
33 #define CONFIG_BOOTP_BOOTFILESIZE
34 #define CONFIG_BOOTP_BOOTPATH
35 #define CONFIG_BOOTP_GATEWAY
36 #define CONFIG_BOOTP_HOSTNAME
37
38 /*
39  * Command line configuration.
40  */
41 #define CONFIG_CMD_REGINFO
42 #define CONFIG_CMD_REGINFO
43 #define CONFIG_CMD_BSP
44 #define CONFIG_CMD_EEPROM
45 #define CONFIG_CMD_IRQ
46
47 #define CONFIG_BOOTCOMMAND      ""      /* autoboot command                     */
48
49 #define CONFIG_BOOTARGS         ""              /* */
50
51 #define CONFIG_WATCHDOG                         /* turn on platform specific watchdog   */
52
53 /*#define CONFIG_STATUS_LED     1               */ /* Enable status led */
54
55 #define CONFIG_LOADS_ECHO       1               /* Echo on for serial download */
56
57 /*
58  * Miscellaneous configurable options
59  */
60 #define CONFIG_SYS_CONSOLE_IS_IN_ENV    /* stdin, stdout and stderr are in evironment */
61 #define CONFIG_PREBOOT
62
63 #define CONFIG_SYS_LONGHELP                             /* undef to save memory         */
64 #if defined(CONFIG_CMD_KGDB)
65 #define CONFIG_SYS_CBSIZE               1024            /* Console I/O Buffer Size      */
66 #else
67 #define CONFIG_SYS_CBSIZE               256             /* Console I/O Buffer Size      */
68 #endif
69 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
70 #define CONFIG_SYS_MAXARGS              16             /* max number of command args    */
71 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
72
73 #define CONFIG_SYS_MEMTEST_START        0x00010000      /* memtest works on             */
74 #define CONFIG_SYS_MEMTEST_END          0x00A00000      /* 10 MB in SRAM                        */
75
76 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address         */
77
78 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 1250000 }
79
80 #define CONFIG_BOARD_EARLY_INIT_F
81
82 /***********************************************************************
83  * Last Stage Init
84  ***********************************************************************/
85 #define CONFIG_LAST_STAGE_INIT
86
87 /*
88  * Low Level Configuration Settings
89  */
90
91 /*
92  * Internal Memory Mapped (This is not the IMMR content)
93  */
94 #define CONFIG_SYS_IMMR         0x01C00000              /* Physical start adress of internal memory map */
95
96 /*
97  * Definitions for initial stack pointer and data area
98  */
99 #define CONFIG_SYS_INIT_RAM_ADDR        (CONFIG_SYS_IMMR + 0x003f9800)  /* Physical start adress of internal MPC555 writable RAM */
100 #define CONFIG_SYS_INIT_RAM_SIZE        (CONFIG_SYS_IMMR + 0x003fffff)  /* Physical end adress of internal MPC555 used RAM area */
101 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - CONFIG_SYS_INIT_RAM_ADDR) - GENERATED_GBL_DATA_SIZE) /* Offset from the beginning of ram */
102 #define CONFIG_SYS_INIT_SP_ADDR (CONFIG_SYS_IMMR + 0x03fa000)   /* Physical start adress of inital stack */
103 /*
104  * Start addresses for the final memory configuration
105  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
106  */
107 #define CONFIG_SYS_SDRAM_BASE           0x00000000      /* Monitor won't change memory map                      */
108 #define CONFIG_SYS_FLASH_BASE           0xffC00000      /* External flash */
109 #define PCI_BASE                0x03000000      /* PCI Base (CS2) */
110 #define PCI_CONFIG_BASE         0x04000000      /* PCI & PLD  (CS3) */
111 #define PLD_CONFIG_BASE         0x04001000      /* PLD  (CS3) */
112
113 #define CONFIG_SYS_MONITOR_BASE 0xFFF00000
114 /* CONFIG_SYS_FLASH_BASE        */ /* CONFIG_SYS_TEXT_BASE is defined in the board config.mk file.      */
115                                                 /* This adress is given to the linker with -Ttext to    */
116                                                 /* locate the text section at this adress.              */
117 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 192 kB for Monitor                           */
118 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()                          */
119
120 #define CONFIG_SYS_RESET_ADDRESS        (PLD_CONFIG_BASE + 0x10)         /* Adress which causes reset */
121
122 /*
123  * For booting Linux, the board info and command line data
124  * have to be in the first 8 MB of memory, since this is
125  * the maximum mapped by the Linux kernel during initialization.
126  */
127 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux         */
128
129 /*-----------------------------------------------------------------------
130  * FLASH organization
131  *-----------------------------------------------------------------------
132  *
133  */
134
135 #define CONFIG_SYS_FLASH_PROTECTION
136 #define CONFIG_SYS_FLASH_EMPTY_INFO
137
138 #define CONFIG_SYS_FLASH_CFI
139 #define CONFIG_FLASH_CFI_DRIVER
140
141 #define CONFIG_FLASH_SHOW_PROGRESS      45
142
143 #define CONFIG_SYS_MAX_FLASH_BANKS      1
144 #define CONFIG_SYS_MAX_FLASH_SECT       128
145
146 #define CONFIG_ENV_IS_IN_EEPROM
147 #ifdef  CONFIG_ENV_IS_IN_EEPROM
148 #define CONFIG_ENV_OFFSET               0
149 #define CONFIG_ENV_SIZE         2048
150 #endif
151
152 #undef  CONFIG_ENV_IS_IN_FLASH
153 #ifdef  CONFIG_ENV_IS_IN_FLASH
154 #define CONFIG_ENV_SIZE         0x00002000              /* Set whole sector as env              */
155 #define CONFIG_ENV_OFFSET               ((0 - CONFIG_SYS_FLASH_BASE) - CONFIG_ENV_SIZE)         /* Environment starts at this adress    */
156 #endif
157
158 #define CONFIG_SPI              1
159 #define CONFIG_SYS_SPI_CS_USED  0x09 /* CS0 and CS3 are used */
160 #define CONFIG_SYS_SPI_CS_BASE  0x08 /* CS3 is active low */
161 #define CONFIG_SYS_SPI_CS_ACT   0x00 /* CS3 is active low */
162 /*-----------------------------------------------------------------------
163  * SYPCR - System Protection Control
164  * SYPCR can only be written once after reset!
165  *-----------------------------------------------------------------------
166  * SW Watchdog freeze
167  */
168 #undef CONFIG_WATCHDOG
169 #if defined(CONFIG_WATCHDOG)
170 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
171                          SYPCR_SWE | SYPCR_SWRI| SYPCR_SWP)
172 #else
173 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
174                          SYPCR_SWP)
175 #endif  /* CONFIG_WATCHDOG */
176
177 /*-----------------------------------------------------------------------
178  * TBSCR - Time Base Status and Control
179  *-----------------------------------------------------------------------
180  * Clear Reference Interrupt Status, Timebase freezing enabled
181  */
182 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
183
184 /*-----------------------------------------------------------------------
185  * PISCR - Periodic Interrupt Status and Control
186  *-----------------------------------------------------------------------
187  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
188  */
189 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
190
191 /*-----------------------------------------------------------------------
192  * SCCR - System Clock and reset Control Register
193  *-----------------------------------------------------------------------
194  * Set clock output, timebase and RTC source and divider,
195  * power management and some other internal clocks
196  */
197 #define SCCR_MASK       SCCR_EBDF00
198 #define CONFIG_SYS_SCCR (SCCR_TBS     | SCCR_RTDIV    | SCCR_RTSEL    | \
199                          SCCR_COM01   | SCCR_DFNL000 | SCCR_DFNH000)
200
201 /*-----------------------------------------------------------------------
202  * SIUMCR - SIU Module Configuration
203  *-----------------------------------------------------------------------
204  * Data show cycle
205  */
206 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC00 | SIUMCR_EARB | SIUMCR_GPC01 | SIUMCR_MLRC11) /* Disable data show cycle */
207
208 /*-----------------------------------------------------------------------
209  * PLPRCR - PLL, Low-Power, and Reset Control Register
210  *-----------------------------------------------------------------------
211  * Set all bits to 40 Mhz
212  *
213  */
214 #define CONFIG_SYS_OSC_CLK      ((uint)4000000)         /* Oscillator clock is 4MHz     */
215
216 #define CONFIG_SYS_PLPRCR       (PLPRCR_MF_9 | PLPRCR_DIVF_0)
217
218 /*-----------------------------------------------------------------------
219  * UMCR - UIMB Module Configuration Register
220  *-----------------------------------------------------------------------
221  *
222  */
223 #define CONFIG_SYS_UMCR (UMCR_FSPEED)           /* IMB clock same as U-bus      */
224
225 /*-----------------------------------------------------------------------
226  * ICTRL - I-Bus Support Control Register
227  */
228 #define CONFIG_SYS_ICTRL        (ICTRL_ISCT_SER_7)      /* Take out of serialized mode  */
229
230 /*-----------------------------------------------------------------------
231  * USIU - Memory Controller Register
232  *-----------------------------------------------------------------------
233  */
234 #define CONFIG_SYS_BR0_PRELIM           (CONFIG_SYS_FLASH_BASE | BR_V | BR_BI | BR_PS_16 | BR_SETA)
235 #define CONFIG_SYS_OR0_PRELIM           (0xffc00000) /* SCY is not used if external TA is set */
236 /* SDRAM */
237 #define CONFIG_SYS_BR1_PRELIM           (CONFIG_SYS_SDRAM_BASE | BR_V | BR_BI | BR_PS_32 | BR_SETA)
238 #define CONFIG_SYS_OR1_PRELIM           (OR_ADDR_MK_FF) /* SCY is not used if external TA is set */
239 /* PCI */
240 #define CONFIG_SYS_BR2_PRELIM           (PCI_BASE | BR_V | BR_PS_32 | BR_SETA)
241 #define CONFIG_SYS_OR2_PRELIM           (OR_ADDR_MK_FF)
242 /* config registers: */
243 #define CONFIG_SYS_BR3_PRELIM           (PCI_CONFIG_BASE | BR_V | BR_BI | BR_PS_32 | BR_SETA)
244 #define CONFIG_SYS_OR3_PRELIM           (0xffff0000)
245
246 #define FLASH_BASE0_PRELIM      CONFIG_SYS_FLASH_BASE   /* We don't realign the flash   */
247
248 /*-----------------------------------------------------------------------
249  * DER - Timer Decrementer
250  *-----------------------------------------------------------------------
251  * Initialise to zero
252  */
253 #define CONFIG_SYS_DER                  0x00000000
254
255 #define VERSION_TAG "released"
256 #define CONFIG_ISO_STRING "MEV-10084-001"
257
258 #define CONFIG_IDENT_STRING "\n(c) 2003 by MPL AG Switzerland, " CONFIG_ISO_STRING " " VERSION_TAG
259
260 #endif  /* __CONFIG_H */