git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xiicps_selftest.c
  36 *
  37 * This component contains the implementation of selftest functions for the
  38 * XIicPs driver component.
  39 *
  40 * <pre>
  41 * MODIFICATION HISTORY:
  42 *
  43 * Ver   Who    Date     Changes
  44 * ----- ------ -------- ---------------------------------------------
  45 * 1.00a drg/jz 01/30/10 First release
  46 * 1.00a sdm    09/22/11 Removed unused code
  47 * 3.0   sk         11/03/14 Removed TimeOut Register value check
  48 *                          01/31/15     Modified the code according to MISRAC 2012 Compliant.
  49 * </pre>
  50 *
  51 ******************************************************************************/
  52
  53 /***************************** Include Files *********************************/
  54
  55 #include "xiicps.h"
  56
  57 /************************** Constant Definitions *****************************/
  58
  59 #define REG_TEST_VALUE    0x00000005U
  60
  61 /**************************** Type Definitions *******************************/
  62
  63
  64 /***************** Macros (Inline Functions) Definitions *********************/
  65
  66
  67 /************************** Function Prototypes ******************************/
  68
  69
  70 /************************** Variable Definitions *****************************/
  71
  72
  73 /*****************************************************************************/
  74 /**
  75 *
  76 * Runs a self-test on the driver/device. The self-test is destructive in that
  77 * a reset of the device is performed in order to check the reset values of
  78 * the registers and to get the device into a known state.
  79 *
  80 * Upon successful return from the self-test, the device is reset.
  81 *
  82 * @param        InstancePtr is a pointer to the XIicPs instance.
  83 *
  84 * @return
  85 *               - XST_SUCCESS if successful.
  86 *               - XST_REGISTER_ERROR indicates a register did not read or write
  87 *               correctly
  88 *
  89 * @note         None.
  90 *
  91 ******************************************************************************/
  92 s32 XIicPs_SelfTest(XIicPs *InstancePtr)
  93 {
  94
  95         Xil_AssertNonvoid(InstancePtr != NULL);
  96         Xil_AssertNonvoid(InstancePtr->IsReady == (u32)XIL_COMPONENT_IS_READY);
  97
  98         /*
  99          * All the IIC registers should be in their default state right now.
 100          */
 101         if ((XIICPS_CR_RESET_VALUE !=
 102                  XIicPs_ReadReg(InstancePtr->Config.BaseAddress,
 103                                   XIICPS_CR_OFFSET)) ||
 104                 (XIICPS_IXR_ALL_INTR_MASK !=
 105                  XIicPs_ReadReg(InstancePtr->Config.BaseAddress,
 106                                   XIICPS_IMR_OFFSET))) {
 107                 return (s32)XST_FAILURE;
 108         }
 109
 110         XIicPs_Reset(InstancePtr);
 111
 112         /*
 113          * Write, Read then write a register
 114          */
 115         XIicPs_WriteReg(InstancePtr->Config.BaseAddress,
 116                           XIICPS_SLV_PAUSE_OFFSET, REG_TEST_VALUE);
 117
 118         if (REG_TEST_VALUE != XIicPs_ReadReg(InstancePtr->Config.BaseAddress,
 119                                                    XIICPS_SLV_PAUSE_OFFSET)) {
 120                 return (s32)XST_FAILURE;
 121         }
 122
 123         XIicPs_WriteReg(InstancePtr->Config.BaseAddress,
 124                           XIICPS_SLV_PAUSE_OFFSET, 0U);
 125
 126         XIicPs_Reset(InstancePtr);
 127
 128         return (s32)XST_SUCCESS;
 129 }