git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xil_cache_l.h
  36 *
  37 * Contains L1 and L2 specific functions for the ARM cache functionality
  38 * used by xcache.c. This functionality is being made available here for
  39 * more sophisticated users.
  40 *
  41 * <pre>
  42 * MODIFICATION HISTORY:
  43 *
  44 * Ver   Who  Date     Changes
  45 * ----- ---- -------- -----------------------------------------------
  46 * 1.00a ecm  01/24/10 First release
  47 * </pre>
  48 *
  49 ******************************************************************************/
  50 #ifndef XIL_CACHE_MACH_H
  51 #define XIL_CACHE_MACH_H
  52
  53 #ifdef __cplusplus
  54 extern "C" {
  55 #endif
  56
  57 /************************** Function Prototypes ******************************/
  58
  59 void Xil_DCacheInvalidateLine(unsigned int adr);
  60 void Xil_DCacheFlushLine(unsigned int adr);
  61 void Xil_DCacheStoreLine(unsigned int adr);
  62 void Xil_ICacheInvalidateLine(unsigned int adr);
  63
  64 void Xil_L1DCacheEnable(void);
  65 void Xil_L1DCacheDisable(void);
  66 void Xil_L1DCacheInvalidate(void);
  67 void Xil_L1DCacheInvalidateLine(unsigned int adr);
  68 void Xil_L1DCacheInvalidateRange(unsigned int adr, unsigned len);
  69 void Xil_L1DCacheFlush(void);
  70 void Xil_L1DCacheFlushLine(unsigned int adr);
  71 void Xil_L1DCacheFlushRange(unsigned int adr, unsigned len);
  72 void Xil_L1DCacheStoreLine(unsigned int adr);
  73
  74 void Xil_L1ICacheEnable(void);
  75 void Xil_L1ICacheDisable(void);
  76 void Xil_L1ICacheInvalidate(void);
  77 void Xil_L1ICacheInvalidateLine(unsigned int adr);
  78 void Xil_L1ICacheInvalidateRange(unsigned int adr, unsigned len);
  79
  80 void Xil_L2CacheEnable(void);
  81 void Xil_L2CacheDisable(void);
  82 void Xil_L2CacheInvalidate(void);
  83 void Xil_L2CacheInvalidateLine(unsigned int adr);
  84 void Xil_L2CacheInvalidateRange(unsigned int adr, unsigned len);
  85 void Xil_L2CacheFlush(void);
  86 void Xil_L2CacheFlushLine(unsigned int adr);
  87 void Xil_L2CacheFlushRange(unsigned int adr, unsigned len);
  88 void Xil_L2CacheStoreLine(unsigned int adr);
  89
  90 #ifdef __cplusplus
  91 }
  92 #endif
  93
  94 #endif