git.sur5r.net Git - freertos/blob

   1 /*\r
   2  * @note\r
   3  * Copyright(C) NXP Semiconductors, 2012\r
   4  * All rights reserved.\r
   5  *\r
   6  * @par\r
   7  * Software that is described herein is for illustrative purposes only\r
   8  * which provides customers with programming information regarding the\r
   9  * LPC products.  This software is supplied "AS IS" without any warranties of\r
  10  * any kind, and NXP Semiconductors and its licensor disclaim any and\r
  11  * all warranties, express or implied, including all implied warranties of\r
  12  * merchantability, fitness for a particular purpose and non-infringement of\r
  13  * intellectual property rights.  NXP Semiconductors assumes no responsibility\r
  14  * or liability for the use of the software, conveys no license or rights under any\r
  15  * patent, copyright, mask work right, or any other intellectual property rights in\r
  16  * or to any products. NXP Semiconductors reserves the right to make changes\r
  17  * in the software without notification. NXP Semiconductors also makes no\r
  18  * representation or warranty that such application will be suitable for the\r
  19  * specified use without further testing or modification.\r
  20  *\r
  21  * @par\r
  22  * Permission to use, copy, modify, and distribute this software and its\r
  23  * documentation is hereby granted, under NXP Semiconductors' and its\r
  24  * licensor's relevant copyrights in the software, without fee, provided that it\r
  25  * is used in conjunction with NXP Semiconductors microcontrollers.  This\r
  26  * copyright, permission, and disclaimer notice must appear in all copies of\r
  27  * this code.\r
  28  */\r
  29 \r
  30 #ifndef __SYS_CONFIG_H_\r
  31 #define __SYS_CONFIG_H_\r
  32 \r
  33 /** @ingroup BOARD_NGX_XPLORER_1830_OPTIONS\r
  34  * @{\r
  35  */\r
  36 \r
  37 /* Build for 18xx chip family */\r
  38 #define CHIP_LPC18XX\r
  39 \r
  40 /* Build for RMII interface */\r
  41 #define USE_RMII\r
  42 \r
  43 /* Un-comment DEBUG_ENABLE for IO support via the UART */\r
  44 // #define DEBUG_ENABLE\r
  45 \r
  46 /* Enable DEBUG_SEMIHOSTING along with DEBUG to enable IO support\r
  47    via semihosting */\r
  48 // #define DEBUG_SEMIHOSTING\r
  49 \r
  50 /* Board UART used for debug output */\r
  51 #define DEBUG_UART LPC_USART0   /* No port on Xplorer */\r
  52 \r
  53 /* Crystal frequency into device */\r
  54 #define CRYSTAL_MAIN_FREQ_IN 12000000\r
  55 \r
  56 /* Crystal frequency into device for RTC/32K input */\r
  57 #define CRYSTAL_32K_FREQ_IN 32768\r
  58 \r
  59 /* Frequency on external clock in pin */\r
  60 #define EXTERNAL_CLKIN_FREQ_IN 0\r
  61 \r
  62 /* Default CPU clock frequency */\r
  63 #define MAX_CLOCK_FREQ (180000000)\r
  64 \r
  65 /* Audio and USB default PLL rates (configured in SystemInit()) */\r
  66 #define CGU_AUDIO_PLL_RATE (0)\r
  67 #define CGU_USB_PLL_RATE (480000000)\r
  68 \r
  69 /**\r
  70  * @}\r
  71  */\r
  72 \r
  73 #endif /* __SYS_CONFIG_H_ */\r